并行处理TDS‑OFDM定时同步方法与流程

本发明属于数字通信
技术领域：
，特别涉及一种并行处理tds-ofdm定时同步方法。
背景技术：
：全数字接收机中最重要组成部分为定时同步环路，对系统性能有重要影响。定时同步环路结构一般分为两类：前馈结构和反馈结构。前馈结构和反馈结构中定时误差检测器又可分为：数据辅助和非数据辅助。其中，基于反馈结构的gardner定时同步环路不需辅助数据，每个符号只需2个采样，且独立于载波相位，实现复杂度较低，在实际中普遍使用。但反馈定时环路性能分析较为复杂，目前大多设计及仿真结果均在给定环路参数及结构下得到，且参数选取缺乏系统理论支持，通常是在仿真及实际应用过程中通过试探不同取值组合得到，对于结构和取值是否可进一步优化不确定。且诸多文献在对gardner定时环路性能多是以一阶环路为基础的，对二阶环路没太多分析及重视，另外，以往仿真结果都只是验证了环路设计在特定参数选取和应用场景下的有效性，而对环路整体捕获及跟踪性能没进一步分析及论述。针对上述问题，利用数字锁相环理论对基于gardner非数据辅助定时误差检测器反馈定时环路详尽分析，给出定时同步环路参数的详细设计及其依据，为实际应用中定时环路的设计提供参考依据。传统同步技术采用带匹配滤波器闭环定时同步算法，则每支路均需完成匹配滤波。并行n路匹配滤波，需对应n个匹配滤波器，资源使用量大，故用fpga实现难度较大；而采用插值滤波器，其结构简单，资源使用量少，可用较少资源实现并行定时同步。串行和并行定时同步两种算法在具体硬件实现时有较大不同。串行定时同步算法可先扣除或添加高倍时钟周期后，分频恢复符号时钟。但其不可在并行处理上使用，若扣除某个时钟周期，则会丢少量比特，严重影响系统同步性能。技术实现要素：本发明的目的是针对现有符号定时同步方法不能同时具有低复杂度、高误码性能及快速同步的缺陷与不足，提供一种同步速度较快、性能较好的符号定时快同步方法——并行处理tds-ofdm定时同步方法，以便广泛应用于适合低信噪比传输的地面无线应急通信、卫星与电力线通信等数字通信领域。本发明并行处理tds-ofdm定时同步方法，依次采用以下方法实现：并行tds-ofdm定时同步插值方法，并行tds-ofdm定时误差检测方法，并行tds-ofdm插值控制的实现方法。本发明并行处理tds-ofdm定时同步方法包括以下步骤：接收的模拟信号经模拟/数字转换，变为数字信号；利用已有方法(此方法可借鉴“杨林,龚克,杨知行.正交频分复用调制系统中保护间隔的填充方法:中国,cn1334655a[p].2002-02-06.”)通过pn序列填充保护间隔，形成tds-ofdm帧信号；将信号分配至多条串行通路，增加并行路数；并行输入信号经过插值过程，算出内插基点mk与内插分数间隔uk，确定内插点位置m；内插点的采样值及相邻的两个采样值，由数据滤波后输出的同向与正交分量，经加减乘计算，算出定时误差信号；误差信号经环路滤波，并相应更新相位步长值，确定新的内插基点与分数间隔；不断循环反馈调节，判决内插点所在的最佳位置，再经定时误差检测，可得每路定时误差；对每路定时误差求和，得平均定时误差，进而可得信号在最佳采样时刻的近似，实现符号定时同步。优选的，并行tds-ofdm定时同步插值方法依次采用以下步骤实现：步骤1.1.设外界输入的接收信号为y(t)，且y(t)表示为时间与数值均连续的模拟信号，将其不同幅度值对应不同整数，量化为y(n)；将y(n)由pn序列填充保护间隔，形成tds-ofdm帧信号y1(n)，且y(n)与y1(n)表示为时间连续数值离散的数字信号；将y1(n)分配至n1条并行路数，n1为自然数，且大于等于2；步骤1.2.将y1(n)与信道分别以不同间隔采样，经以下步骤1.2.1和1.2.2，完成插值过程，经数据滤波后，输出内插点附近的选通样值y(k)，y(k-1/2)和y(k-1)。其中，k表示符号数，y(k)与y(k-1)分别为第k个和第(k-1)个符号选通值，y(k-1/2)为第k个和第(k-1)个选通值之间的样值；步骤1.2.1.设发送端采样周期为ts，且ts为实数。信道以固定间隔ts采样，采样率大于最高信号频率的2倍，在第m个采样时刻mts，可得样值x(mts)，且m为自然数，在此刻表示为第m个采样间隔；信道样值x(mts)经模拟/数字混合速率转换模型，转换成加权模拟脉冲序列，序列经连续模拟插值处理过程，输出为：y(n)＝∑mx(mts)hi(n-mts)(1)其中，hi(n)为一段连续的数据序列，表示插值滤波的冲击响应；“∑”表示累加，且针对所有的m对应的x(mts)hi(n-mts)乘积项累加；步骤1.2.2.将y1(n)分为两路数字信号yi(n)和yq(n)，且分别表示同向与正交分量，并在第k个采样时刻，y1(n)以间隔ti采样，得y1(kti)，且k为自然数，在此刻表示为第k个采样间隔。由式(1)可得y1(kti)表达式：y1(kti)＝∑mx(mts)hi(kti-mts)(2)其中，ti为实数，并与本地接收机符号最佳判决间隔时间t同步，且t为实数，表示信号码元周期；由ti实现两路信号的判决，且ti作为插值输出后的再采样间隔，非固定不变，自动随nco控制输出调整，保持与符号最佳判决时刻同步。对上述表达式(2)，重新设置m为信号索引，并定义插值滤波索引式为：其中，表示不超过z的最大整数；同时，定义一个输入采样基本指针mk和一个分数间隔uk分别为：和uk＝kti/ts-m，且uk为实数，0≤uk≤1，表示定时内插误差；则可得：m＝mk-i和kti-mts＝(i+uk)，则再采样点的间隔与输入采样点的间隔关系为：kti＝(mk+uk)ts。由式(2)推导可知，数字插值基本方程表示为：对n点拉格朗日插值多项式：其中：且“∏”表示累积，针对所有的i对应的乘积项的累积，ci表示累积结果，即分段线性插值滤波系数；i，j，i1，i2均为自然数，且-2≤i，j1≤1。设i1＝-n/2，i2＝n/2-1，且n为偶数，并将t归一化为t＝(i+uk)ts，则由式(3)～(4)可得：hi[(i+uk)ts]＝ci(uk)(6)由式(3)～(5)可得ci分别为：其中，λ可取0.5等0～1之间的实数，表示滚降系数，且检测灵敏度kd与其有关；随着λ减小，kd随之减小，直至不能有效检测定时误差。步骤1.3.由步骤1.2所述，插值完成后，确定新的内插基点位置mk与分数间隔uk，可算出内插点m0，且m0为实数；经间隔ti重采样，且重采样技术已在
背景技术：
说明，得样值y1(kti)；之后，经数据滤波后，输出内插点附近的三个选通样值：y(k)，y(k-1)与y(k-1/2)。其中，k表示符号数，y(k)与y(k-1)分别为第k个和第(k-1)个符号选通值，y(k-1/2)为第k个和第(k-1)个选通值之间的样值。其中，数据滤波过程为：设m表示提前采样周期数，且在0～3内循环；设置六个输入数据为:in1、in2、in3、in4、in5与in6；及两个输出端口为：y(k)与y(k-1/2)；由m值，调整模转换开关动态延时输出，即不同m值对应选择两个不同端口作为输入。其工作过程如表1所示。表1.不同m值对应的传输过程m0123y(k)in4in3in6in5y(k-1/2)in2in1in4in3优选的，并行tds-ofdm定时误差检测方法依次采用以下步骤实现：步骤2.1.将步骤1.3所述的输出数据y(k)，y(k-1/2)及y(k-1)的各自两路同向与正交分量，由误差检测算法，完成定时误差检测，其算法表达式为：e(k)＝yi(k-1/2)[yi(k)-yi(k-1)]+yq(k-1/2)[yq(k)-yq(k-1)](8)其中，e(k)表示第k个符号检查到的定时误差，yi(k)和yq(k)表示为y(k)的同向与正交分量，y(k-1/2)及y(k-1)同理。式(8)表明，定时误差幅度可由两个相邻符号计算获得，且e(k)有正负值；若定时超前，则e(k)均小于零；若定时滞后，则e(k)均大于零；若定时准确，即e(k)为零，则yi(k)和yi(k-1)对应最大采样值，yi(k-1/2)正好采样到零点，yq(k)，yq(k-1)及yq(k-1/2)同理；当第k个和(k-1)个样点符号极性相反时，(k-1/2)样点值应该为零或在零附近正负跳跃；当极性相同时，则误差为零；可通过判定误差信号极性确定其同步调整方向；同时，yi(k)和yi(k-1)异号或是yq(k)和yq(k-1)异号，才可由公式(8)计算定时误差；对于二进制相移键控(bpsk)和同相-正交(i-q)路解调，设定时同步检测单元输入复信号为：w(t)＝[a(t)+b(t)]ejδθ(9)其中，δθ表示相位角。实部x1(t)和虚部x2(t)分别表示为：式(8)等效表示为：ut(t)＝x1(t-t/2)[x1(t)-x1(t-t)]+x2(t-t/2)[x2(t)-x2(t-t)](11)其中，t为步骤1.2.2所定义。将(10)代入(11)得：ut(t)＝a(t-t/2)[a(t)-a(t-t)]+b(t-t/2)[b(t)-b(t-t)](12)由式(9)～(12)知，定时误差信号与载波相位无关，故无须提前锁定载波相位；但对bpsk，其中的一个正交支路只包含噪声信号，无需对其处理；步骤2.2.将上述步骤2.1中的定时误差e(k)经定时同步环路，由环路方程式确定本方法的滤波系数α和β。其中，α和β为实数，表示二阶环路直通路与反馈路系数，且环路方程式如下所示：e(k)＝a[τ(k-l)-e(k-l)]*f(k)(13)其中，τ(k)与e(k)分别表示k时刻的定时估计值和其估计误差，a为实数，表示环路增益系数，l为实数，表示环路总延时，f(k)表示二阶滤波传输方程，经现有技术z变换可得：f(z)＝α(1-z-1)+β/(1-z-1)2(14)其中，z变换为现有技术，已在
背景技术：
说明；α和β均与环路带宽和环路增益有关。其环路带宽bl为：其中，tu为实数，表示环路参数更新时间；bl为实数，表示环路带宽。表示闭环传输方程。其中，j为虚数单位；π为圆周率；f为实数，表示本地振荡器频率；该方程可由式(13)经现有技术z变换得到：h(z)＝af(z)/[zl+af(z)](16)其中，α和β可由bl与tu来计算：直通路与反馈路系数之比为：α/β＝5/4bltu(18)且对环路更新时间一定，即tu＝j，j为实数常量时，最大环路带宽bl＝0.1/j；步骤2.3.经步骤2.1的定时估计检测后，输出信号序列ψ(k)与误差序列e(k)；经步骤2.2定时环路分析，确定环路滤波系数α和β；步骤2.4.将步骤2.3中的误差e(k)经环路滤波过程，输出w(k)。其中，w(k)为实数变量，表示相位递减步长。由第k个与第(k-1)个采样时刻时钟误差e(k-1)与e(k)，确定步长值w(k)，其环路滤波方程表达式为：其中，q为不为零的自然数，表示步长控制增益；且bl为步骤2.2所述的变量，ξ为实数，表示阻尼系数；最后，经环路滤波，输出第k个采样时刻的步长值w(k)。优选的，并行tds-ofdm插值控制方法依次采用以下步骤实现：步骤3.1.整个方法工作时钟为输入采样时钟ts，且ts如步骤1.2.1所定义。当处在第k个采样时刻时，η(k)由环路递减工作特性，并由步骤2.4所输出的步长值w(k)，确定下一时刻η(k+1)，对应表达式为：η(k+1)＝mod[η(k)-w(k),1](20)其中，η(k)为实数变量，且0≤η(k)≤ζ，ζ为实常数；mod[a,b]表示a以b为长度递减，且a和b为正整数。步骤3.2.在具体插值控制过程中，设η_temp(k+1)为η(k)与w(k)的差值；具体操作过程如下：步骤3.2.1.计算η_temp(k+1)＝η(k)-w(k)；步骤3.2.2.对η_temp(k+1)判决处理如下：当η_temp(k+1)>0时，η(k+1)＝η_temp(k+1)，此刻不实施内插操作，等下一个内插时钟再内插；当η_temp(k+1)≤0时，η(k+1)＝mod[η_temp(k+1),1]，则可判断第k点为内插基点mk1，且mk1为实数，mk1≠mk，mk如步骤1.2所定义；并由相邻点y(k)，y(k-1/2)及y(k-1)的同向与正交分量，且其如步骤1.3所述，计算出内插点；当η(k)超出变量范围，即η(k)≥ζ时，据以上步骤3.2.1及步骤3.2.2可知，第k点为内插基点mk1；由相似三角形对应边成比例的关系，并做相应运算，可得分数间隔uk1：uk＝η(mk)/{1-η(mk)+η(mk+1)}＝η(mk)/w(mk)(21)其中，uk1为实数，且uk1≠uk，uk如步骤1.2所定义。因w(k)≈ts/ti，其比值可取为2等实数。步骤3.3.由步骤3.2确定新的内插基点mk1与内插分数间隔uk1，算出正确的新内插点m1，且m1为实数，m1≠m0，m0如步骤1.3所述；采样值经数据滤波后，反馈至步骤2.1，得到相应的定时误差；之后，再次更新步长值w(k)，直至不再变化，确定最佳的内插点m2，且m2为实数，m2≠m1，完成定时误差检测，实现定时同步。在本发明中，需要z变换及重采样方法等现有技术，这些技术描述如下：z变换方法离散时间序列x[n]的双边z变换定义为：其中，上式z＝eρ+jw＝eρ(cosw+jsinw)，ρ为实变数，w为实变量，故z是一个幅度为eρ，相位为w的复变量。x[n]与x(z)构成一个z变换对。单边z变换只对右边序列实施z变换，即n≥0部分序列。对于因果序列，双边z变换和单边z变换相同。重采样方法取(x,y)点周围的4邻点，在y方向(或x方向)内插两次，再在x方向(或y方向)内插一次，得(x,y)点的值f(x,y)。设4个邻点分别为(i,j)，(i,j+1)，(i+1,j)，(i+1,j+1)，i代表左上角为原点的行数，j代表列数。设α1＝x-i，β1＝y-j，过(x,y)作直线与x轴平行，与4邻点组成的边相交于点(i，y)和点(i+1，y)。先在y方向内插，计算交点的值f(i,y)和f(i+1,y)。f(i,y)即由f(i,j+1)与f(i,j)内插计算而来。本发明通过定时同步插值，检测定时误差并生成重采样信号，步长值参数更新变化，实现再次插值，由内插方法对重采样时刻时钟相位调整，提取相邻码元最佳采样点幅度和极性变化信息，及判断相邻码元过渡点是否为零等方法，形成了实现复杂度低、误码性能较高及同步快速的定时同步算法，可有效克服副峰效应及定时平台效应。本发明附加的方面和优点将在下述描述中给出，且其部分较复杂功能将在以下描述中变得明显，或通过实践本发明的方法与步骤得以理解。附图说明图1为本发明实施例中并行处理tds-ofdm定时同步流程图。图2为本发明实施例中接收信号并行处理结构图。图3为本发明实施例中重采样—去重采样方法，实现符号恢复原理图。图4为本发明实施例中并行处理tds-ofdm定时同步实现结构图。图5为本发明实施例中闭环定时同步算法等效结构图。图6为本发明实施例中确定内插点位置，异步数据恢复原理图。图7为本发明实施例中实现插值滤波结构示意图。图8为本发明实施例闭环定时同步算法中，定时误差检测电路图。具体实施方式以下通过具体实施例、并结合附图对本发明作进一步详细描述。本发明所提供的并行处理tds-ofdm定时同步方法可应用于无线及电力线等高速数字通信领域，并不限于以下实施例所详细说明的领域。以下选取典型的并行处理tds-ofdm定时同步方法，详细说明本发明的具体实施方式。本发明依次经过下述主要步骤得以实现：接收的模拟信号经下变频后，通过模拟/数字转换变为数字信号；利用已有方法(此方法可借鉴“杨林,龚克,杨知行.正交频分复用调制系统中保护间隔的填充方法:中国,cn1334655a[p].2002-02-06.”)通过pn序列填充保护间隔，形成tds-ofdm帧信号；将信号分配至多条串行通路，增加并行路数；并行输入信号经过插值过程，算出内插基点与内插分数间隔，确定内插基点位置；由内插基点的采样值及相邻的两个采样值，由数据滤波后输出的同向与正交分量，经加减乘计算，算出定时误差信号；误差信号经环路滤波，并相应更新相位步长值，确定新的内插基点与分数间隔；不断循环反馈调节，判决内插点所在的最佳位置，再经定时误差检测，可得每路定时误差；对每路定时误差求和，得平均定时误差，进而可得信号在最佳采样时刻的近似，实现符号定时同步。该定时同步方法，可用于适合低信噪比传输及杂波干扰恶劣的高速数字通信等场合。本发明的具体实施方式，可依次通过以下图例来详细说明。如图1所示，本发明实施例中，并行处理tds-ofdm定时同步流程图。接收的模拟信号经模拟/数字转换，变为数字信号；利用已有方法通过pn序列填充保护间隔，形成tds-ofdm帧信号；将信号分配至n1条并行路数，如n1步骤1.1所述；并行输入信号经过插值过程，算出内插基点mk与内插分数间隔uk，确定内插点位置m0，且mk，uk及m0如步骤1.2和1.3所述；由内插点的采样值及相邻的两个采样值，由数据滤波后输出的同向与正交分量，经加减乘计算，算出定时误差信号；误差信号经环路滤波，并相应更新相位步长值，确定新的内插基点与分数间隔；不断循环反馈调节，判决内插点所在的最佳位置，再经定时误差检测，可得每路定时误差；对每路定时误差求和，得平均定时误差，进而可得信号在最佳采样时刻的近似，实现符号定时同步。如图2所示，为本发明实施例中将接收信号并行处理结构图。将信号分配至多条串行通路，降低每路串行解调器处理速度，增加并行路数，可提高解调器解调速度；同时，随着工艺水平与技术的提高，单路串行解调器处理速度随之提高，可进一步提高解调速度。对每一路数据鉴相及匹配滤波后，可完成时钟同步、数据同步及相位同步等功能。如图3所示，为本发明实施例中重采样—去重采样方法，实现符号恢复原理图。并行定时同步算法在具体硬件实现时，与串行定时同步算法有较大不同。串行定时同步算法可先扣除或添加高倍时钟周期后，分频来恢复符号时钟；但在并行处理时行不通，以16路并行为例，解调器接收信号向量输入周期大约是qpsk符号周期4倍，若扣除某个时钟周期，则会丢少量比特，严重影响系统同步性能。故本方法利用重采样—去重采样的方法实现符号恢复。在实现过程中，a/d采样速率高于四倍符号速率时，会重采样，即a/d提前采样一个符号周期，只需提取被重采样符号，就可实现正确解调。如图4所示，为本发明实施例中并行tds-ofdm定时同步算法实现结构图。并行输入信号以固定间隔采样后，实现插值，相应得插值结果；将结果经数据滤波后，输出对应采样点y(k)，y(k-1/2)及y(k-1)的同向与正交分量，且y(k)，y(k-1/2)及y(k-1)如步骤1.3所述，可计算出定时估计误差；定时误差检测后，生成误差信号，并将其定时错误序列通过环路滤波，更新控制变量与步长值，再次开展重采样插值运算；确定内插基点位置与内插分数间隔定时误差，算出内插点，再次估计定时误差，不断反馈调节，直至步长值不再变化，计算出每路定时误差，实现符号定时同步。其中，选取插值的基本采样点数及参与运算样点数均为偶数，使其具有线性相位；且保证插值点在基本采样点中间，可避免插值中延时干扰。如图5所示，为本发明实施例中闭环定时同步算法等效结构图。环路方程表示为：e(k)＝a[τ(k-l)-e(k-l)]*f(k)(23)其中，τ(k)与e(k)分别表示k时刻的定时估计值和其估计误差；a为实数，表示环路增益系数；l为实数，表示环路总延时；f(k)表示二阶滤波传输方程，其经现有技术z变换可得：f(z)＝α(1-z-1)+β/(1-z-1)2(24)其中，z变换为现有技术，已在
背景技术：
说明；α和β分别为二阶环路直通路与反馈路系数，均与环路带宽和环路增益有关，设计时要确保有足够环路带宽和环路增益。其环路带宽bl为：其中，tu为实数，表示环路参数更新时间；bl为实数，表示环路带宽。表示闭环传输方程。其中，j为虚数单位；π为圆周率；f为实数，表示本地振荡器频率；该方程可由式(1)经z变换得到：h(z)＝af(z)/[zl+af(z)](26)其中，α和β可由bl与tu来计算：直通路与反馈路系数之比为：α/β＝5/4bltu(28)其中，与环路带宽bl成反比；bltu积小于0.1；对于环路更新时间一定时，最大环路带宽bl＝0.1/tu。即在无噪声情况下，环路带宽也不会变更大。且环路带宽越大，跟踪时间越短；环路带宽越小，跟踪时间越长。如图6所示，为本发明实施例中确定内插点位置，异步数据恢复原理图。由步骤1.2所述，插值完成后，确定新的内插基点位置mk与分数间隔uk，可确定内插点m0，且m0如步骤1.3所述；经间隔ti重采样，且重采样技术已在
背景技术：
说明，得样值y1(kti)；之后，经数据滤波后，输出两个内插点附近的选通值：y(k)与y(k-1/2)。其中，y(k)，y(k-1)与y(k-1/2)定义为如步骤1.3所述。其中，数据滤波过程为：设m表示提前采样周期数，且在0～3内循环；设置六个输入数据为:in1、in2、in3、in4、in5与in6；及两个输出端口为：y(k)与y(k-1/2)；由m值，调整模转换开关动态延时输出，即不同m值对应选择两个不同端口作为输入。其工作过程如下表2所示。表2.不同m值对应的传输过程m0123y(k)in4in3in6in5y(k-1/2)in2in1in4in3如图7所示，为本发明实施例中，实现插值滤波结构示意图。信道以固定间隔ts采样，在第m个采样时刻mts，得样值x(mts)，且m为步骤1.2.1所定义。且其与信号带宽采样率大于最高信号频率的2倍，ts定义如步骤1.2.1所述。同相-正交(i-q)两路数字信号，经内插滤波器处理后，在第k个采样时刻kti，以间隔ti采样得y(kti)，且k为步骤1.2.2所定义。其中，ti与本地接收机符号最佳判决间隔时间t同步，且ti与t定义如步骤1.2.2所述。由ti实现两路信号的判决，且ti作为插值输出后的再采样间隔，非固定不变，自动随nco控制输出调整，保持与符号最佳判决时刻同步。则新样值y(kti)表示为:y(kti)＝∑mx(mts)hi(kti-mts)(29)其中，对其插值式(29)，重新设置m为信号索引，定义滤波器索引式为：其中，表示不超过z的最大整数。同时，定义一个基本指针mk和一个分数间隔uk分别为：和uk＝kti/ts-mk。则可得：m＝mk-i和kti-mts＝(i+uk)，且在时刻kti＝(mk+uk)ts，计算得到插值结果。则接收信号对应的数字插值基本方程，可表示为：对n点拉格朗日插值滤波器：其中：且“∏”表示累积，针对所有的i对应的(t-tj)/(ti-tj)乘积项的累积，ci表示累积结果，即分段线性插值滤波系数；i，j，i1，i2均为自然数，且-2≤i，j1≤1。对偶数n，设i1＝-n/2，i2＝n/2-1，并将t归一化为t＝(i+uk)ts，则由式(30)～(31)知：hi[(i+uk)ts]＝ci(uk)(33)由式(30)～(33)可得ci分别为：其中，滚降系数λ可取0.5等0～1之间的实数，且检测灵敏度kd与其有关。随着λ减小，kd随之减小，直至不能有效检测定时误差。由式(29)～(34)可知，当uk＝0时，表明无符号偏移，当uk＝1时，表示提前采样一个周期。如图8所示，为本发明实施例中，定时误差检测电路图。对定时误差检测，e(k)表示第k个符号检查到的定时误差，定时误差检测算法数学表达式为:e(k)＝yi(k-1/2)[yi(k)-yi(k-1)]+yq(k-1/2)[yq(k)-yq(k-1)](35)其中，y(k)，y(k-1/2)及y(k-1)定义如步骤1.3所述，yi(k)和yq(k)表示为y(k)的同向与正交分量，y(k-1/2)及y(k-1)同理。式(35)表明，定时误差幅度可由两个相邻符号计算获得，且e(k)有正负值。若定时超前，则e(k)均小于零；若定时滞后，则e(k)均大于零；若定时准确，即e(k)为零，则yi(k)和yi(k-1)对应最大采样值，yi(k-1/2)正好采样到零点，yq(k)同理。当第k个和(k-1)个样点符号极性相反时，(k-1/2)样点值应该为零或在零附近正负跳跃；当其极性相同时，则误差为零。故可通过判定误差信号极性确定其同步调整方向。同时，yi(k)和yi(k-1)异号或是yq(k)和yq(k-1)异号，才可由公式(35)计算定时误差。本发明并行处理tds-ofdm定时同步方法，其包括基本pn序列填充保护间隔的tds-ofdm信号帧、并行处理结构图、重采样－去采样符号恢复原理图、闭环定时同步算法等效结构、furrow插值滤波结构图，及定时误差的检测。本发明依次经过以下步骤实现定时同步：接收的模拟信号经下模拟/数字转换，变为数字信号；利用已有方法通过pn序列填充保护间隔，形成tds-ofdm帧信号；并行输入信号经过插值过程，算出内插基点与内插分数间隔，确定内插基点位置；内插基点的采样值及相邻的两个采样值，由数据滤波后输出的同向与正交分量，经加减乘计算，算出定时误差信号；误差信号经环路滤波，并相应更新相位步长值，确定新的内插基点与分数间隔；不断循环反馈调节，判决内插点所在的最佳位置，再经定时误差检测，可得每路定时误差；对每路定时误差求和，得平均定时误差，进而可得信号在最佳采样时刻的近似，实现符号定时同步。通过该方法实现系统定时同步，具有性能高，实现复杂度低，且同步快速等优势，可在高速数字通信等领域的同步场合获得广泛应用。尽管已描述本发明的实施例，但对本领域的技术人员而言，可在不脱离本发明方法原理和精神的情况下对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。即通过改变本发明所述方法中基本采样点数、插值及环路滤波系数，基本环路参数更新时间、控制增益系数及环路总延时数值的变化等参数，仍属本发明所述方法的范畴，仍受本专利保护。当前第1页12