一种通用可配置数字下变频IP核及其方法与流程

本发明涉及一种数字下变频ip核，特别是一种通用可配置数字下变频ip核。

背景技术

数字信号处理已经成为雷达接收、语音图像处理、模式识别、无线通信等领域的关键技术，但通用数字信号处理的处理能力远远不能与经数字化后的高速的数据流相匹配，为了解决这一问题，数字下变频应运而生。在实际应用中，不同的系统要求具有不同特性的数字下变频，设计人员往往需要重新对数字下变频模块进行设计、验证，浪费大量的时间和精力。特别是在asic或soc芯片设计中，其作为重要模块的可重用性较差。不仅如此，现在使用fpga做设计也越来越多，使用fpga来设计数字下变频模块时，其参数一旦选定，进行综合、布局布线之后电路结构也就固定，要想改变其特性也必须重新选定参数，重新综合、布局布线，也会浪费大量时间。

技术实现要素：

本发明目的在于提供一种通用可配置数字下变频ip核及其对应方法，解决数字下变频模块在以往asic、fpga或soc设计中需要重复设计的问题。

一种通用可配置数字下变频ip核，包括：模数转换adc驱动模块、乘法器、截位控制模块和半带滤波器hb，还包括：可配置nco、可配置cic和可配置fir。

模数转换adc驱动模块的功能为：将模拟信号转为数字信号；

截位控制模块的功能为：对输出的数据进行截位控制；

所述模数转换adc驱动模块的两个输出端分别与两个乘法器的输入端相连，可配置nco的两个输出端分别与两个乘法器的输入端相连，两路乘法器的输出端均与截位控制模块的输入端相连，截位控制模块的输出端与半带滤波器hb的输入端相连，半带滤波器hb的输出端与截位控制模块的输入端相连，截位控制模块的输出端与可配置cic的输入端相连，可配置cic的输出端与截位控制模块的输入端相连，截位控制模块的输出端与可配置fir的输入端相连，可配置fir的输出端与截位控制模块的输入端相连。

ip核的工作过程为：模数转换adc驱动模块将输出信号分别与可配置nco的输出端sin和cos作为乘法器的输入进行相乘运算，两路乘法器的输出结果分别输入截位控制模块进行截位运算，再输入半带滤波器hb进行滤波，滤波结果输入到截位控制模块进行截位运算，截位运算结果输入到可配置cic进行运算，运算结果输入到截位控制模块进行截位运算，截位运算结果输入到可配置fir进行运算，运算结果输入到截位控制模块进行截位运算，与可配置nco的输出端cos相乘的最终结果叫i路信号，与可配置nco的输出端sin相乘的最终结果叫q路信号。通过对通用可配置数字下变频ip核的可配置项进行配置后，系统会按照所配置的参数开始工作，并且该ip核的可配置项能够在线实时更改。

一种通用可配置数字下变频方法的具体步骤为：

搭建通用可配置数字下变频ip核系统，包括：模数转换adc驱动模块、乘法器、截位控制模块和半带滤波器hb，还包括：可配置nco、可配置cic和可配置fir；

模数转换adc驱动模块将输出信号分别与可配置nco的输出端sin和cos作为乘法器的输入进行相乘运算；两路乘法器的输出结果分别输入截位控制模块进行截位运算，再输入半带滤波器hb进行滤波，滤波结果输入到截位控制模块进行截位运算；截位运算结果输入到可配置cic进行运算，运算结果输入到截位控制模块进行截位运算，截位运算结果输入到可配置fir进行运算，运算结果输入到截位控制模块进行截位运算，与可配置nco的输出端cos相乘的最终结果叫i路信号，与可配置nco的输出端sin相乘的最终结果叫q路信号；通过对通用可配置数字下变频ip核的可配置项进行配置后，系统会按照所配置的参数开始工作，并且该ip核的可配置项能够在线实时更改。

至此，实现了通用可配置数字下变频过程。

本发明通过处理器在线配置参数来改变数字下变频的特性，简单灵活，并且可以在线进行实时更改，在不改变硬件的基础上能够快速生成需要的数字下变频模块，并能适应多种不同频率和带宽的系统，避免重复设计，节省设计成本，使设计的硬件模块具有可重用性。

附图说明

图1一种通用可配置数字下变频ip核的结构示意图。

1.模数转换adc驱动模块2.乘法器3.可配置nco4.截位控制模块5.半带滤波器hb6.可配置cic7.可配置fir。

具体实施方式

一种通用可配置数字下变频ip核，包括：模数转换adc驱动模块1、乘法器2、可配置nco3、截位控制模块4、半带滤波器hb5、可配置cic6和可配置fir7。

模数转换adc驱动模块1的功能为：将模拟信号转为数字信号；

截位控制模块4的功能为：对输出的数据进行截位控制；

所述模数转换adc驱动模块1的两个输出端分别与两个乘法器2的输入端相连，可配置nco3的两个输出端分别与两个乘法器2的输入端相连，两路乘法器2的输出端均与截位控制模块4的输入端相连，截位控制模块4的输出端与半带滤波器hb5的输入端相连，半带滤波器hb5的输出端与截位控制模块4的输入端相连，截位控制模块4的输出端与可配置cic6的输入端相连，可配置cic6的输出端与截位控制模块4的输入端相连，截位控制模块4的输出端与可配置fir7的输入端相连，可配置fir7的输出端与截位控制模块4的输入端相连。

ip核的工作过程为：模数转换adc驱动模块1将输出信号分别与可配置nco3的输出端sin和cos作为乘法器2的输入进行相乘运算，两路乘法器2的输出结果分别输入截位控制模块4进行截位运算，再输入半带滤波器hb5进行滤波，滤波结果输入到截位控制模块4进行截位运算，截位运算结果输入到可配置cic6进行运算，运算结果输入到截位控制模块4进行截位运算，截位运算结果输入到可配置fir7进行运算，运算结果输入到截位控制模块4进行截位运算，与可配置nco3的输出端cos相乘的最终结果叫i路信号，与可配置nco3的输出端sin相乘的最终结果叫q路信号。通过对通用可配置数字下变频ip核的可配置项进行配置后，系统会按照所配置的参数开始工作，并且该ip核的可配置项能够在线实时更改。

一种通用可配置数字下变频方法的具体步骤为：

搭建通用可配置数字下变频ip核系统，包括：模数转换adc驱动模块、乘法器、截位控制模块和半带滤波器hb，还包括：可配置nco、可配置cic和可配置fir；

模数转换adc驱动模块将输出信号分别与可配置nco的输出端sin和cos作为乘法器的输入进行相乘运算；两路乘法器的输出结果分别输入截位控制模块进行截位运算，再输入半带滤波器hb进行滤波，滤波结果输入到截位控制模块进行截位运算；截位运算结果输入到可配置cic进行运算，运算结果输入到截位控制模块进行截位运算，截位运算结果输入到可配置fir进行运算，运算结果输入到截位控制模块进行截位运算，与可配置nco的输出端cos相乘的最终结果叫i路信号，与可配置nco的输出端sin相乘的最终结果叫q路信号；通过对通用可配置数字下变频ip核的可配置项进行配置后，系统会按照所配置的参数开始工作，并且该ip核的可配置项能够在线实时更改。

至此，实现了通用可配置数字下变频过程。