三相极性编码串行接口的制作方法

技术特征：

技术总结
本发明涉及三相极性编码串行接口。该接口为一种高速串行接口。在一个方面中，所述高速串行接口使用三相调制来联合地对数据和时钟信息进行编码。因此，不再需要接口的接收端处的抗偏斜电路，从而使得链路启动时间减少且链路效率和功率消耗得以改善。在一个实施例中，所述高速串行接口使用比针对数据和时钟信息具有单独导体的常规系统少的信号导体。

技术研发人员：乔治·A·威利
受保护的技术使用者：高通股份有限公司
技术研发日：2008.02.29
技术公布日：2017.10.20