一种视频混沌保密通信系统及方法与流程

本发明涉及通信领域，特别涉及一种视频混沌保密通信系统及方法。

背景技术：

混沌保密通信算法虽然日趋成熟，但是其硬件实现技术却相对滞后。

混沌保密通信可以在多种硬件平台上实现，例如arm以及dsp等。由于硬件实现技术的相对落后，现在很少有完整且性能强大的视频混沌保密通信系统。而由于soc硬件平台的特点，在soc硬件平台上实现视频混沌通信仍很困难。

但是，现有基于soc硬件平台的视频混沌保密通信一般是采用单线程串行进行数据通信，进而导致通信效率低。

技术实现要素：

本发明的目的是提供一种视频混沌保密通信系统及方法，以解决现有基于soc硬件平台的视频混沌保密通信采用单线程串行进行数据通信导致效率低的问题。

为解决上述技术问题，本发明提供一种视频混沌保密通信系统，该系统包括：视频采集装置、与所述视频采集装置相连的发送装置、与所述发送装置通信相连的接收装置及与所述接收装置相连的第一视频显示装置；

所述发送装置包括设置于第一sopc芯片内的第一双核处理器；所述第一双核处理器的第一处理内核用于对所述视频采集装置采集的实时的视频数据进行混沌加密，第二处理内核用于将加密视频数据发送至所述接收装置；所述第一处理内核和所述第二处理内核通过第一ocm存储器通信；

所述接收装置包括设置于第二sopc芯片内的第二双核处理器；所述第二双核处理器的第三处理内核用于接收所述加密视频数据，第四处理内核用于解密所述加密视频数据，并进行存储；所述第三处理内核和所述第四处理内核通过第二ocm存储器通信。

可选地，所述发送装置包括第一缓存区、第二缓存区、第一fpga；所述第一fpga包括第一读写控制器、第二读写控制器、第一网络模块；

所述第一读写控制器用于将所述视频采集装置采集的所述视频数据写入所述第一缓存区；

所述第二读写控制器用于读取所述第一缓存区内的所述视频数据，并将所述视频数据写入所述第二缓存区；

所述第一网络模块与所述第二处理内核通信相连，用于发送所述加密视频数据。

可选地，还包括第二视频显示装置，所述fpga还包括第一hdmi控制器；

所述第二视频显示装置用于实时显示所述第一hdmi控制器通过所述第一读写控制器读取的所述第一缓存区的所述视频数据。

可选地，所述接收装置包括第三缓存区、第四缓存区、第二fpga；所述第二fpga包括第三读写控制器、第四读写控制器、第二网络模块、第二hdmi控制器；

所述第二网络模块用于接收所述加密视频数据；所述第三缓存区用于存储解密视频数据；

所述第三读写控制器用于读取所述第三缓存区内的所述解密视频数据，并将所述解密视频数据写入所述第四缓存区；

所述第四读写控制器用于读取所述第四缓存区的所述解密视频数据至所述第二hdmi控制器；

所述第二hdmi控制器用于将所述解密视频数据显示于所述第一视频显示装置。

可选地，所述第一ocm存储器和所述第二ocm存储器均包括预设数量存储区域；其中，各个所述存储区域均对应预分配的旗标变量。

此外，本发明还提供了一种视频混沌保密通信方法，该方法包括：

第一处理内核对视频采集装置采集的实时的视频数据进行混沌加密；

第二处理内核将加密视频数据发送至接收装置；其中，发送装置包括设置于第一sopc芯片内的第一双核处理器，所述第一双核处理器包括所述第一处理内核和所述第二处理内核，所述第一处理器内核和所述第二处理内核通过第一ocm存储器通信；

所述接收装置的第三处理内核接收所述加密视频数据；

所述接收装置的第四处理内核解密所述加密视频数据，并进行存储；其中，所述接收装置包括设置于第二sopc芯片内的第二双核处理器，所述第二双核处理器包括所述第三处理内核和所述第四处理内核，所述第三处理器内核和所述第四处理内核通过第二ocm存储器通信；

将解密视频数据显示于视频显示装置。

本发明所提供的一种视频混沌保密通信系统及方法，通过第一处理内核对视频采集装置采集的实时的视频数据进行混沌加密；第二处理内核将加密视频数据发送至接收装置；其中，发送装置包括设置于第一sopc芯片内的第一双核处理器，第一双核处理器包括第一处理内核和第二处理内核，第一处理器内核和第二处理内核通过第一ocm存储器通信；接收装置的第三处理内核接收加密视频数据；接收装置的第四处理内核解密加密视频数据，并进行存储；其中，接收装置包括设置于第二sopc芯片内的第二双核处理器，第二双核处理器包括第三处理内核和第四处理内核，第三处理器内核和第四处理内核通过第二ocm存储器通信；将解密视频数据显示于视频显示装置。本申请通过在发送装置和接收装置内均采用双核处理器，使得两者间双线程并行进行数据通信，提高了数据处理速度，进而提高视频混沌保密通信效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的视频混沌保密通信系统的结构示意框图；

图2为本发明实施例提供的视频混沌保密通信系统的硬件实现总框图；

图3为本发明实施例提供的视频混沌保密通信方法的一种具体实施方式的流程示意图；

图4为本发明实施例提供的发送装置双核处理器处理流程示意图；

图5为本发明实施例提供的接收装置双核处理器处理流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，图1为本发明实施例提供的视频混沌保密通信系统的结构示意框图，该系统可以包括：

视频采集装置11、与视频采集装置11相连的发送装置12、与发送装置12通信相连的接收装置13及与接收装置13相连的第一视频显示装置14。视频采集装置11可以实时采集视频数据，其可以具体为摄像头等视频采集设备。而第一视频显示装置14可以具体为显示屏，其可以显示接收装置解密后的视频数据。

发送装置12包括设置于第一sopc芯片内的第一双核处理器；第一双核处理器的第一处理内核121用于对视频采集装置采集的实时的视频数据进行混沌加密，第二处理内核122用于将加密视频数据发送至接收装置；第一处理内核和第二处理内核通过第一ocm存储器123通信。

接收装置13包括设置于第二sopc芯片内的第二双核处理器；第二双核处理器的第三处理内核131用于接收加密视频数据，第四处理内核132用于解密加密视频数据，并进行存储；第三处理内核和第四处理内核通过第二ocm存储器133通信。

可以理解，上述sopc(system-on-a-programmable-chip，可编程片上系统芯片)可以包括arm双核处理器和fpga。具体地，该sopc芯片可以具体为zynq7020芯片，也可以具体为其它类型的sopc芯片，在此不作限定。

其中，接收装置和发送装置上的sopc芯片内的arm处理器均为双核处理器。发送装置的双核处理器主要用于视频数据的加密和发送，具体可以由其中一个处理内核实现视频加密，另一个处理内核实现加密视频的发送。而接收装置的双核处理器主要用于视频数据的解密和接收，具体由其中一个处理内核实现加密视频数据的接收，另一个处理内核实现加密视频数据的解密。

上述ocm(onchipmemory，片上存储器)为低延时片上存储器，其用于实现两个处理内核间数据通信。而同一处理器内的两个处理内核间的数据同步可以通过旗标变量来实现，即预先给ocm分配预设数量的存储区域和对应的旗标变量，故在本发明的一些实施例中，第一ocm存储器和第二ocm存储器均包括预设数量存储区域；其中，各个存储区域均对应预分配的旗标变量。

例如，在ocm分配3个存储区域r1、r2、r3和与这3个存储区域相对应的旗标变量f1、f2、f3。通过旗标变量状态(例如为0或1)，确定是否将数据存储至相应区域，以实现同一处理器内两个内核间的数据通信同步。

当然，上述处理器的内核还可以为2个以上，即处理器可以为多核处理器，也能实现本发明实施例的目的，故也落在本发明实施例的保护范围。

本实施例中，发送装置12可以包括第一缓存区、第二缓存区、第一fpga；第一fpga包括第一读写控制器、第二读写控制器、第一网络模块；第一读写控制器用于将视频采集装置采集的视频数据写入第一缓存区；第二读写控制器用于读取第一缓存区内的视频数据，并将视频数据写入第二缓存区；第一网络模块与第二处理内核通信相连，用于发送加密视频数据。

第一读写控制器和第二读写控制器可以保证发送装置的读写同步，其可以具体为vdma1和vdma2。而网络模块可以具体为以太网控制器，此时，vdmaip核桥接fpga逻辑电路和ddr内存芯片，具有数据双向传输的功能。vdma写通道将fpga逻辑电路数据写入内存，读通道将内存数据写入fpga逻辑电路。即发送装置的fpga逻辑电路可以实现视频采集、视频数据存储、网络控制等功能。

此处，发送装置的arm双核处理器可以用于对视频数据进行混沌加密。fpga内的控制网络控制器以及amr处理器相配合来将加密视频数据进行发送，具体地arm处理器实现tcp/ip层功能，网络控制器实现链路层功能。

优选地，为了直观地体现发送端和接收端的同步性，该系统还可以包括第二视频显示装置，fpga还包括第一hdmi控制器；第二视频显示装置用于实时显示第一hdmi控制器通过第一读写控制器读取的第一缓存区的视频数据。

此时，发送装置可以将采集得到的视频数据显示于第二视频显示装置，具体地，可以通过hdmi和vdma1相连来实现视频数据的显示。可以通过第一显示装置和第二显示装置所显示的视频图像，来直观判断当前的通信状态。

本实施例中，接收装置13包括第三缓存区、第四缓存区、第二fpga；第二fpga包括第三读写控制器、第四读写控制器、第二网络模块、第二hdmi控制器；第二网络模块用于接收加密视频数据；第三缓存区用于存储解密视频数据；第三读写控制器用于读取第三缓存区内的解密视频数据，并将解密视频数据写入第四缓存区；第四读写控制器用于读取第四缓存区的解密视频数据至第二hdmi控制器；第二hdmi控制器用于将解密视频数据显示于第一视频显示装置。

第二网络模块可以具体为以太网控制器。第三读写控制器和第四读写控制器可以保证接收装置的视频数据的读写同步，其可以具体为vdma3和vdma4。

此处，第二sopc芯片内的arm双核处理器可以用于将接收到的加密视频数据进行混沌解密。相应地，fpga和arm处理器相配合，完成加密视频数据的接收，并将解密后的视频数据显示出来。

可以理解，混沌加密一般是基于密钥来完成的，在本发明实施例中，所使用的混沌加密方程可以如下所示：

其中，x、y以及z为状态变量，密钥参数aij(i,j＝1,2,3)，其大小可以为：

混沌加密方程中的o(k)为加密视频序列，其表达式可以为：s(k)为原始视频信号。

根据上文提供的式子，将状态变量x(k)进行迭代。状态变量x(k)每迭代一次，取迭代值整数位的低8位(等同于取整取模256运算)获得一个字节位宽。混沌序列与原始视频数据进行异或运算获得一个加密字节o(k)，以完成对视频像素的加密，从而对视频进行混沌加密。

而混沌解密是混沌加密的逆过程，故可以采用密钥参数、相同的混沌解密方程对接收的加密视频数据进行解密，具体过程在此不再赘述。

显而易见地，当密钥参数匹配正确时，可以还原出解密后的原始视频，成功解密，此时，显示装置可以正常显示解密之后的视频数据；当密钥参数匹配失配时，则不能还原出原始视频，解密失败，此时，显示装置不能正常显示视频数据，所显示出的是雪花点。

本实施例提供的视频混沌保密通信系统，通过设置于发送装置的第一sopc芯片内第一双核处理器的第一处理内核对视频采集装置采集的实时的视频数据进行混沌加密，第二处理内核将加密视频数据发送至接收装置；接收装置的第三处理内核接收加密视频数据；设置于接收装置的第二sopc芯片内第二双核处理器的第四处理内核解密加密视频数据，并进行存储；其中，双核处理器内的两个处理内核通过ocm存储器通信；将解密视频数据进行显示。通过在发送装置和接收装置内均采用双核处理器，使得两者间双线程并行进行数据通信，提高了数据处理速度，进而提高视频混沌保密通信效率。

为了更好地介绍视频混沌保密通信系统的硬件实现，下面将结合图2来进行具体介绍，图2为本发明实施例提供的视频混沌保密通信系统的硬件实现总框图。

如图2所示，发送端和接收端通过广域网通信。发送端连接有摄像头、显示器，发送端包括zynq7020芯片、ddr内存、路由器和网卡芯片，其中，zynq7020芯片内包含arm双核处理器、vdma1、vdma2、hdmi控制器以及以太网控制器，ddr内存包含缓冲区1和缓冲区2，每个缓冲区用于实现视频帧缓存。arm双核处理器包括cpu1和cpu0两个处理内核。接收端包括路由器、网卡芯片、zynq7020芯片、ddr内存以及显示器，其中，zynq7020芯片包含以太网控制器、arm双核处理器、vdma3、vdma4以及hdmi控制器，ddr内存包含缓冲区3和缓冲区4，每个缓冲区用于实现视频帧缓存。arm双核处理器包括cpu1和cpu0两个处理内核。

发送端的fpag可以完成视频数据的采集、显示和发送，具体地，摄像头和vdma1相连，vdma1的读通道和写通道均与缓冲区1相连，vdma2的读通道和缓冲区1相连，vdma2的写通道和缓冲区2相连；此时，摄像头所采集的视频数据通过vdma1的写通道，写入至缓冲区1，且通过vdma1的读通道以及hdmi控制器，将视频数据显示于显示器；通过vdma2读通道读取缓冲区1的视频数据，并通过vdma2写通道将视频数据写入至缓冲区2。arm双核处理器可以完成视频数据的混沌加密和发送，具体地，cpu1读取缓冲区2的视频数据，运行预先烧录的程序，对视频数据进行混沌加密，cpu1通过判断旗标变量的状态，将加密后的视频数据存储至ocm相应存储区域中，cpu0通过旗标变量状态读取ocm中的加密视频数据，通过以太网控制器将加密后的视频数据进行发送。

发送端和接收端的双核处理器包括两个处理内核，实现了双核双线程的并行工作模式，双核之间通过片内低延时的ocm进行数据通信。

例如，在ocm中分配三个容量为1446字节的区域r1、r2、r3和3个旗标变量f1、f2、f3。当cpu1判断fi＝1时，则将加密数据存储到ri中，并让fi＝0，其中i＝1、2、3。同样道理，cpu0判断fi＝0时，相应从ri中读取加密数据进行发送，并让fi＝1。通过旗标判断的方式有效实现了cpu1和cpu0之间的数据通信和同步。

接收端的路由器和网卡芯片，用于接收发送端发送的加密视频数据，通过zynq7020芯片的fpga的以太网控制器，将接收到的加密视频数据传输至arm双核处理器的cpu1，cpu1可以对加密视频数据进行混沌解密，然后将解密后的视频数据存储至ocm相应存储区域中，cpu0通过判断旗标变量的状态，读取ocm相应存储区域中的解密视频数据，将其存储至缓存区3；接着通过vdma3的读通道读取缓冲区3中的视频数据，再通过vdma3的写通道将视频数据写入缓冲区4，最后通过vdma4的读通道读取缓冲区4内的视频数据，并通过hdmi控制器，将视频数据显示于显示器。

可以理解，每个缓冲区均可以包括3个帧缓存，每个帧缓存可以存储一帧视频。可以将缓冲区1的3个帧缓存信息分别配置到vdma1读通道、vdma1写通道和vdma2读通道的寄存器中；同理，缓冲区2的帧缓存配置到vdma2写通道中；缓冲区3的帧缓存配置到vdma3读通道中；缓冲区4的帧缓存配置到vdma2写通道和vdma4的读通道中。

vdma1可以实现视频采集模块、hdmi控制器和ddr内存之间视频帧的传送功能。采集完视频数据后，通过vdma1写通道依次循环写入3个帧缓存中。此时，可以将tuser信号配置为写通道输入端的帧同步信号，该信号受视频采集模块控制。hdmi控制器完成一帧视频显示后，触发vdma1传送新的一帧视频，将fsync信号配置为读通道输入端的帧同步信号，该信号受hdmi控制器控制。通过配置动态主从模式dynamicmaster和dynamicslave，使得写通道和读通道实现同步，即同一时刻两个通道不操作相同的帧缓存，保证视频数据读写的准确性。

vdma2可以将视频数据从缓冲区1传送至缓冲区2。vdma2的读通道和写通道分别选择输入端的fsync信号和tuser信号作为帧同步信号，两个同步信号分别受arm处理器和读通道控制。读通道配置为dynamicslave模式，并且接收来自vdma1写通道的frame_ptr_out信号，两个通道获得读写同步。frame_ptr_out信号为当前帧缓存的标识信号。

发送端的arm双核处理器循环完成加密和发送的任务，通过cpu1触发vdma2开始新的一帧视频的传输和存储。接收端arm双核处理器循环完成网络接收和解密的任务，通过cpu1触发vdma3进行视频帧的存取和传送。

vdma3可以将视频数据从缓冲区3传送至缓冲区4。vdma3的读通道和写通道分别选择输入端的fsync信号和tuser信号作为帧同步信号，两个同步信号分别受arm处理器和读通道的控制。vdma4可以实现hdmi控制器和内存之间视频数据传送功能，可以选择fsync信号作为其读通道的帧同步信号，该信号受arm处理器控制。vdma4读通道和vdma3写通道分别配置为dynamicslave和dynamicmaster模式。vdma4读通道接收来自vdma3写通道的frame_ptr_out信号，从而实现读写同步。

可以看出，本实施例提供的双核双线程的视频混沌保密通信系统可以提高系统处理速度，提供数据通信效率。

下面对本发明实施例提供的视频混沌保密通信系统进行介绍，下文描述的视频混沌保密通信系统与上文描述的视频混沌保密通信方法可相互对应参照。

请参考图3，图3为本发明实施例提供的视频混沌保密通信方法的一种具体实施方式的流程示意图，该方法包括以下步骤：

步骤301：第一处理内核对视频采集装置采集的实时的视频数据进行混沌加密。

步骤302：第二处理内核将加密视频数据发送至接收装置；其中，发送装置包括设置于第一sopc芯片内的第一双核处理器，第一双核处理器包括第一处理内核和第二处理内核，第一处理器内核和第二处理内核通过第一ocm存储器通信。

需要说明，发送装置内的双核处理器的处理流程可以参见图4，图4为本发明实施例提供的发送装置双核处理器处理流程示意图。此处，发送端cpu1触发vdma2开始传送视频帧，同时加载帧缓存首地址，以指针偏移方式每次读取n＝1446个字节进行混沌加密和ocm的存储，循环m＝849次之后完成一帧视频的操作，接着触发vdma2进入下一帧的操作。同一时刻，cpu0循环读取ocm的存储区域，并进行网络发送。接收端cpu0进行网络接收的循环操作同时进行ocm的存储；cpu1进行ocm的读取、解密和ddr的存取，完整一帧视频之后触发vdma3将视频帧从缓冲区3存储至缓冲区4进行显示。

步骤303：接收装置的第三处理内核接收加密视频数据。

步骤304：接收装置的第四处理内核解密加密视频数据，并进行存储；其中，接收装置包括设置于第二sopc芯片内的第二双核处理器，第二双核处理器包括第三处理内核和第四处理内核，第三处理器内核和第四处理内核通过第二ocm存储器通信。

需要说明，接收装置内的双核处理器的处理流程可以参见图5，图5为本发明实施例提供的接收装置双核处理器处理流程示意图。此处，接收端的cpu1通过旗标变量的状态来读取ocm中的加密数据，并进行混沌解密，将解密后的视频数据存储至ddr中。同时，cpu0进行相应的数据存储操作。

步骤305：将解密视频数据显示于视频显示装置。

本实施例所提供的视频混沌保密通信方法，通过在发送装置和接收装置内均采用双核处理器，使得两者间双线程并行进行数据通信，提高了数据处理速度，进而提高视频混沌保密通信效率。

说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

以上对本发明所提供的视频混沌保密通信系统及方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。