基于跳频TDMA组网通信系统的压缩视频传输系统及方法与流程

本发明涉及通信技术领域，具体而言，本发明涉及一种基于跳频tdma组网通信系统的压缩视频传输系统及方法。

背景技术：

所谓跳频技术（frequency-hoppingspreadspectrum），是指用伪随机码序列进行频移键控，使载波频率不断跳变而扩展频谱的一种通信技术。跳频通信的工作原理是指收发双方传输信号的载波频率按照预定规律进行离散变化的通信方式，即通信中使用的载波频率受伪随机变化码的控制而随机跳变。跳频通信系统一般通过增加收发信机的工作频点数（即工作带宽）、设置不同的工作频率以及提升频点的切换速度来增强系统的抗干扰性能。跳频速率的高低直接反映跳频系统的性能，跳频速率越高抗干扰的性能越好，军用的跳频系统可以达到每秒上万跳。跳频技术因可以有效的避开干扰，发挥通信效能，已经在军用通信领域得到应用。

tdma（timedivisionmultipleaddress，时分多址）是多用户组网通信的一种多址接入技术，多用户在时间轴上分时获取收发数据的权限，从而实现全网多用户间通信。由于将tdma技术与跳频通信等抗干扰通信手段有效结合后，兼具了动态时隙分配、带宽自适应等优点，因此这种跳频+tdma组网通信的技术融合在军事、民用方面皆得到了广泛的关注。

h.264是国际标准化组织和国际电信联盟共同提出的继mpeg4之后的新一代数字视频压缩格式。h.264具有低码率、高质量的图像、容错能力强、网络适应性强等优势，正因为如此，经过h.264压缩的视频数据，在传输过程中所需要的带宽更少，也更加经济。

一方面，尽管跳频tdma组网通信具有抗干扰能力强的优势，但是就目前现有的tdma组网通信系统的图像传输中，多是针对网内固定节点数目的图像传输的系统设计，传输带宽固定，无法做到有效利用动态时隙分配所带来的带宽增益。

另一方面，目前现有的跳频tdma组网通信系统的图像传输技术具有虽然节点数多、但图像分辨率却低的矛盾特点，或者具有虽然图像分辨率高、但节点数却少的矛盾特点。并且现有的跳频tdma组网通信系统的图像传输技术的实时性差、不具备自适应链路带宽变化的视频压缩编码，无法达到与跳频tdma组网动态时隙分配相结合的传输能力。

技术实现要素：

本发明针对现有技术中存在的缺陷和问题，提出一种基于跳频tdma组网通信系统的压缩视频传输系统及方法，以解决现有技术存在的跳频tdma组网通信系统的图像传输过程中不具备自适应链路带宽变化的视频压缩编码、无法达到与跳频tdma组网动态时隙分配相结合的技术问题。本发明涉及dsp图像采集压缩和tdma组网通信系统的图像传输领域，尤其涉及一种基于跳频tdma组网通信系统的压缩视频传输系统及方法。

本发明技术方案：

本发明的实施例根据一个方面，提供了一种基于跳频tdma组网通信系统的压缩视频传输系统，包括：

图像处理板、以及与所述图像处理板通过fpga接口相电连接的tdma组网，所述图像处理板上集成有视频处理器；

所述视频处理器包含实时带宽调整模块，用于根据每路节点可用的实时带宽，动态调整图像压缩编码时的码率；并且

所述视频处理器还包含gpio总线扩展器，用于向所述图像处理板传输tdma组网链路的读写中断通知；所述图像处理板根据接收到的tdma组网链路的读写中断通知的类型信息，判断是否向节点下达将图像数据采集压缩的指示信息，以及判断是否向节点下达将来自tdma组网链路中的压缩后的图像数据传输至pc显示端的指示信息。

进一步地，所述实时带宽调整模块包括：a/d转化芯片、存储器、网络通讯接口电路、ddr2内存、网络接口以及外部存储器通用接口。

进一步地，所述图像处理板上配置有嵌入式linux作为板级操作系统；所述视频处理器上配置有图像处理协处理器，所述图像处理协处理器用于支持运行多种视频编解码算法。

较佳地，根据所述tdma组网的实际参量，所述图像处理板结合所述图像处理协处理器加速完成图像压缩编码。

较佳地，所述图像处理板支持接收多路来自tdma组网通信系统的压缩编码后的图像数据。

本发明的实施例根据另一个方面，还提供了一种基于跳频tdma组网通信系统的压缩视频传输方法，该方法包括如下步骤：

视频处理器根据每路节点可用的实时带宽，动态调整图像压缩编码时的码率；

视频处理器向图像处理板传输来自tdma组网链路的读写中断通知；

所述图像处理板根据接收到的tdma组网链路的读写中断通知的类型，判断是否向节点下达将图像数据采集压缩的指示信息，以及判断是否向节点下达将来自tdma组网链路中的压缩后的图像数据传输至pc显示端的指示信息。

进一步地，所述图像处理板根据接收到的tdma组网链路的读写中断通知的类型信息，判断是否向节点下达将图像数据采集压缩的指示信息，具体包括：

若是所述图像处理板判定所接收到的tdma组网链路的通知类型为写中断，则所述图像处理板根据实时参量控制相关节点采集图像数据、以及控制所述视频处理器进行实时动态调整图像压缩编码时的码率，并将压缩后的图像数据保存到缓存中；

若是所述图像处理板判定所接收到的tdma组网链路的通知类型为读中断，则所述图像处理板判断所述读中断是否为有效指示信息；当判段所述读中断是有效指示信息时，则所述图像处理板控制所述视频处理器通过emif接口从tdma组网链路中获取针对图像数据进行压缩编码后的流数据，并将所述流数据打包发送至pc端显示。

较佳地，所述实时参量包括：在某一时段内组网系统的节点数量，以及某一时段内每路节点的实时带宽。

较佳地，所述视频处理器还包含gpio接口，用于接收所述tdma组网传送的读写中断通知类型信息。

较佳地，所述emif接口可用串口、spi口替换配置。

本发明技术效果：

1.本发明提供的基于跳频tdma组网通信系统的压缩视频传输系统，该系统图像处理板上集成有视频处理器，视频处理器包含实时带宽调整模块，用于根据每路节点可用的实时带宽，动态调整图像压缩编码时的码率。本发明成功将dsp视频编码技术应用于跳频tdma组网通信系统的图像采集编码传输过程，实现了通过实时动态调整图像压缩编码时的码率。实现了在跳频tdma组网通信系统结点数量动态增加或减少、链路带宽动态变化、收发功能不确定的通信情况下，完成实时图像采集及编码传输。

2.本发明承载于图像处理板上的视频处理器还包含gpio总线扩展器，用于向图像处理板传输tdma组网链路的读写中断通知信息。此种结构将图像处理板采集编码发送功能与h.264图像压缩码流接收功能合二为一，既实现了节点可以实施图像采集压缩输出，又做到了将来自跳频组网链路中的压缩后的图像数据发送到pc显示端，并且兼顾了系统的结构设计简洁经济，获得了良好的技术效果和经济效益。

3.本发明在图像处理板与fpga接口中还包含了gpio口，链路中fpga可通过gpio中断的形式通知图像处理板数据的可读可写（收发），使得该方法适用于组网中的数据的传输具有随机性和突发性的实际传输环境，提高了整体网络通信过程的实时性和健壮性。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明实施例的压缩视频数据采集传输框架示意图。

图2为本发明实施例的压缩视频数据接收显示框架示意图。

图3为本发明实施例的压缩视频数据的传输方法的主要步骤示意图。

图4为本发明实施例的压缩视频数据的传输方法的主流程示意图。

图5为本发明实施例的emif接口判定链路写中断是否有效的流程示意图。

具体实施方式

发明人发现，在跳频tdma组网通信系统中，组网中的数据的传输具有随机性和突发性，结点的数量不确定（可能存在动态增加和减少的现象），因此每个结点可用的带宽是动态变化的。为适配这一特点要求，发明人将图像处理板配置为能够根据进行h.264编码时的码率，动态调整节点的可用实时带宽。实现图像处理板同时具备将图像采集压缩输出或者是将来自跳频组网链路中的压缩后的图像数据发送到pc显示端这两种功能。

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

图1为本发明实施例的视频数据采集传输框架示意图。图2为本发明实施例的压缩视频数据接收显示框架示意图。如图1和图2所示，提供一种基于跳频tdma组网通信系统的压缩视频传输系统，包括：图像处理板、以及与图像处理板通过fpga接口相电连接的tdma组网，图像处理板上集成有视频处理器。

视频处理器包含实时带宽调整模块，用于根据每路节点可用的实时带宽，动态调整图像压缩编码时的码率；并且视频处理器还包含gpio总线扩展器，用于向所述图像处理板传输tdma组网链路的读写中断通知；所述图像处理板根据接收到的tdma组网链路的读写中断通知的类型信息，判断是否向节点下达将图像数据采集压缩的指示信息，以及判断是否向节点下达将来自tdma组网链路中的压缩后的图像数据传输至pc显示端的指示信息。

为了更加清楚方便地介绍本发明，发明人列举了有关设备或器件的中英文对照释义：

mpeg---movingpicturesexpertsgroup动态图象专家组。mpeg4是一个影音流视讯压缩技术及商业标准格式。

ram---random-accessmemory随机存取存储器

ddr2---（doubledatarate2）是由jedec（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代ddr内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但ddr2内存却拥有两倍于上一代ddr内存预读取能力。

emif---externalmemoryinterface外部存储器接口

fpga---field－programmablegatearray现场可编程门阵列

rtp---real-timetransportprotocol实时传输协议

gpio---generalpurposei/oports通用输入/输出端口

udp---userdatagramprotocol用户数据报协议

dsp---digitalsignalprocessing数字信号处理,数字信号处理器

spi---serialperipheralinterface是串行外设接口

tdma---timedivisionmultipleaddress时分多址

图1中示出了a/d转化芯片、存储器、网络通讯接口电路、ddr2内存、网络接口以及外部存储器通用接口。

图像处理板上配置有嵌入式linux作为板级操作系统；视频处理器上配置有图像处理协处理器，图像处理协处理器用于支持运行多种视频编解码算法。图像处理板接入pal制cvbs图像信号输入，通过a/d转换芯片adv7180转换成数字图像信号（分辨率720x576）传入到dm368处理器，dm368处理器负责进行h.264图像视频压缩，并将压缩后的数据传入到通过emif接口相连接的fpga跳频tdma组网通信系统中。同时，在一个跳频tdma组网通信系统中，可以有多个这样的编码图像输入。

pal制又称为帕尔制。pal是英文phasealterationline的缩写，意思是逐行倒相，也属于同时制。

emif---（externalmemoryinterface，外部存储器接口）是tmsdsp器件上的一种接口。一般来说，emif可实现dsp与不同类型存储器（sram、flashram、ddr-ram等）的连接。一般emif与fpga相连，从而使fpga平台充当一个协同处理器、高速数据处理器或高速数据传输接口。

发明人在接口设计方面提供了一个fpga块至ram的无缝连接。在读/写、fifo或存储器模式中，双端口块ram的一侧被用来实现与dsp的通信。另一侧用于实现与内部fpga逻辑电路或平台-fpga嵌入式处理器的通信。

cvbs---compositevideobroadcastsignal，复合视频广播信号

generalpurposeinputoutput(通用输入/输出)简称为gpio，或总线扩展器，利用工业标准i2c、smbus或spi接口简化了i/o口的扩展。当微控制器或芯片组没有足够的i/o端口，或当系统需要采用远端串行通信或控制时，gpio产品能够提供额外的控制和监视功能。

优选地，视频处理器采用tms320dm368视频处理器，主核是主频432mhz的arm926ej-s处理器，同时内置了16k的指令缓存、8k的数据缓存，32k的ram，片上集成了硬件化的图像处理协处理器，可运行多种视频编解码算法，如在协处理器硬核上执行h.264编码等视频处理时，不占有用arm核主资源。dm368有着丰富的外部接口资源，如ddr2高速接口可直接外接ddr2存储器，emif接口可外接nandflash内存或fpga设备，以实现芯片间数据的高速传输存储。

dm368支持多格式高清视频，包括vc1、mpeg2、mpeg4、mjpeg以及h.264等，最高支持每秒30帧编码的1080p标准。此外，该器件不但支持多格式解码、多速率多流以及高清多通道功能，而且还可提供音频、语音以及其它高清视频编解码器，可实现更高的灵活性与更低的设计复杂性。由于dm368实现了引脚对引脚以及软件兼容，因此可使用titms320dm365视频处理器支持从d1、720p乃至高达30帧每秒的1080p的全系列产品，从而使ti客户能够构建可扩展的产品线，支持各种编解码器，并可充分利用dm365加速设计及产品上市的进程。

图2为本发明实施例的视频数据接收显示框架示意图。如图2所示，图2中的跳频tdma组网通信系统将多路h.264图像数据通过与fpga相连接的emif接口输入到dm368处理器，dm368根据接收到数据的标记来区分不同的图像源，分别进行rtp打包并通过网口发送到pc的不同端口的显示端。

在基于跳频tdma组网通信系统的图像采集编码传输中，每个结点可以是负责将图像采集压缩输出（如图1）或者是将来自跳频组网链路中的压缩后的图像数据发送到pc显示端（如图2）。为满足每个结点自适应收发功能，就需要图像处理板同时具备这两种功能，具体适配于哪种功能可根据接收到的组网链路gpio读写中断通知类型来区分。

图3为本发明实施例的视频数据的传输方法的主要步骤示意图。如图3所示，本发明实施例提供的一种tdma组网通信系统的压缩视频传输方法，包括如下步骤：

s301：视频处理器根据每路节点可用的实时带宽，动态调整图像压缩编码时的码率。

在跳频tdma组网通信系统中，结点的数量不确定（可能存在动态增加和减少的现象），因此每个结点可用的带宽是动态变化的，为适配这一特点要求，图像处理板在进行h.264编码时的码率根据每路可用实时带宽进行动态的调整。

s302：视频处理器向图像处理板传输来自tdma组网链路的读写中断通知。

s303：图像处理板根据接收到的tdma组网链路的读写中断通知的类型，判断是否向节点下达将图像数据采集压缩的指示信息，以及判断是否向节点下达将来自tdma组网链路中的压缩后的图像数据传输至pc显示端的指示信息。

上述方法以tms320dm368为核心处理器、以嵌入式linux为板级操作系统来完成对图像数据的采集、h.264编码（使用dm368视频协处理器硬件加速完成h.264编码）、网口rtp封包发送到pc显示，设计包含emif和gpio的接口来完成压缩编码的图像数据在dm368与fpga跳频链路的数据传输。

在嵌入式系统中，网络通讯是非常重要而且必备的功能。为了充分发挥嵌入式系统中cpu的网络控制功能，选择一款合适的网络接口电路至关重要，lxt971a网络通讯接口电路就是一个很好的选择。lxt971a是intel公司的网络通讯接口电路,它符合ieee标准,直接支持10mb/s/100mb/s双绞线应用,也支持100mb/s光纤接口；该电路提供的mii接口能很好的符合10/100mb/s双绞线应用,也支持100mb/s光纤接口；该电路提供的mii接口能很好的符合10/100macs。

图4为本发明实施例的视频数据的传输方法的主流程示意图。参见图4，主线程通过判定接收到的组网链路中断通知类型来完成不同的功能：当图像处理板检测到有图像数据需要传输时，组网链路中断，图像处理板根据接收到的tdma组网链路的读写中断通知的类型，判断是否向节点下达将图像数据采集压缩的指示信息。若是判定为写中断类型则进行图像采集、根据实际组网系统的结点的数量和带宽调整h.264编码码率参数，创建视频编码实例，创建emif接口数据发送线程。实施h.264压缩（例如，使用dm368视频协处理器硬件加速完成h.264编码）、将压缩后的数据保存到缓存中；若是判定为读中断类型，则进行缓存（buffer）资源申请和udp的初始化，进行判定链路读中断通知是否有效（此处设计针对组网中的数据的传输的随机性和突发性特点）。当判定出读中断通知有效信息时，可从链路中获取h.264码流数据，对所获得的流数据进行rtp打包发送到pc端显示；若判定为读中断通知是无效信息，则等待。

图5具体介绍本发明实施例的emif接口判定链路写中断是否有效的流程示意图。如图5所示，emif接口发送线程启动后，申请缓存（buffer）的资源，收到链路写中断通知后，判定链路写中断通知是否有效（针对组网中的数据的传输的随机性和突发性特点），若有效，图像处理板则根据链路信息配置每次发送数据大小的长度（length），可通过emif接口向跳频tdma组网通信系统传送保存在缓存中的h.264码流，即从fifobuffer管道中获取视频压缩后的h.264码流数据（线程互斥），然后发送length大小的h.264图像数据。若无效则继续等待。这个过程，可根据实际的组网通信系统来确定每次发送的h.264码流包大小，且定义相关的包结构。举列：每次发送数据包的大小为6000字节，包结构可定义为：相关标志位（如结点标号等，占1字节）+有效h.264数据长度（占4字节）+h.264码流数据（5995字节，不够填0）。

可见，在基于跳频tdma组网通信系统的图像采集编码传输中，组网中的数据的传输具有随机性和突发性，为适应这一特点，发明人在图像处理板与fpga接口中还设计包含了gpio口，链路中fpga可通过gpio中断的形式通知图像处理板数据的可读可写（信息收发）。

针对本发明实施例的技术方案，还可以选用替代方案同样能完成发明目的，例如：

替换tms320dm368dsp换用其他dsp来实现本发明实施例所阐述的类似方案。

替换adv7180替换为其他a/d转换芯片。

替换emif接口换用其他接口来完成与组网通信系统的数据交换（如:串口、spi口等）。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语（包括技术术语和科学术语），具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，可以用计算机程序指令来实现这些结构图和/或框图和/或流图中的每个框以及这些结构图和/或框图和/或流图中的框的组合。本技术领域技术人员可以理解，可以将这些计算机程序指令提供给通用计算机、专业计算机或其他可编程数据处理方法的处理器来实现，从而通过计算机或其他可编程数据处理方法的处理器来执行本发明公开的结构图和/或框图和/或流图的框或多个框中指定的方案。

本技术领域技术人员可以理解，本发明中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本发明中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本发明中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。