固态成像设备和成像系统的制作方法

本实用新型涉及固态成像设备，具体地讲涉及具有多分支晶体管的固态成像设备以及相应的成像系统。

背景技术：

图像传感器的生产和制造中常使用晶体管。图像传感器可包括任何数目的光电二极管，并且这些光电二极管可共用部分或所有读出电路以减少设备数目并降低图像传感器的成本。光电二极管也可共用复位晶体管。然而，由于设计约束，可能需要多个复位晶体管。多个晶体管利用较大的芯片面积，从而减小光电二极管面积，继而减小填充因数。其它设计以及复位晶体管的放置可增大浮动扩散区的有效面积，这不利地影响转换增益。

技术实现要素：

本实用新型解决的一个技术问题是改进固态成像设备和成像系统。

在一个方面，本实用新型是固态成像设备，其特征在于包括：第一像素和第二像素，其中每个像素包括光敏元件；以及复位晶体管，其包括：具有外周边的第一栅极区；第一掺杂区、第二掺杂区和第三掺杂区，其中掺杂区与第一栅极区的外周边相邻；其中第一掺杂区和第二掺杂区包括浮动扩散有效区；并且其中第一像素耦合至第一浮动扩散有效区并且第二像素耦合至第二浮动扩散有效区。

在上述固态成像设备的一个实施方案中，复位晶体管还包括由位于第一栅极区下方并且与掺杂区相邻的区域限定的多分支通道，并且其中多分支通道为大致T形。

在上述固态成像设备的一个实施方案中，第一浮动扩散有效区电连接到第二浮动扩散有效区。

在上述固态成像设备的一个实施方案中，复位晶体管的第三掺杂区连接到供电电压。

在上述固态成像设备的一个实施方案中，该设备还包括放大器，该放大器包括第二栅极区，其中第一浮动扩散有效区和第二浮动扩散有效区进一步电耦合至第二栅极区。

在上述固态成像设备的一个实施方案中，每个像素还包括转移栅极，其中转移栅极包括晶体管。

在上述固态成像设备的一个实施方案中，第一栅极区包括固体多晶硅层。

在另一方面，本实用新型是成像系统，其特征在于包括：图像传感器，其包括：多个以二维图案排列的像素，其中每个像素包括光敏元件；复位晶体管，其包括：具有外周边的第一栅极区；以及第一掺杂区、第二掺杂区和第三掺杂区，其中掺杂区与第一栅极区的外周边相邻；其中第一掺杂区和第二掺杂区包括浮动扩散有效区；并且其中第一像素耦合至第一浮动扩散有效区并且第二像素耦合至第二浮动扩散有效区；电耦合至图像传感器的中央处理单元；以及电耦合至中央处理单元的存储器设备。

在上述成像系统的一个实施方案中，第一浮动扩散有效区电连接到第二浮动扩散有效区；并且复位晶体管的第三掺杂区连接到供电电压。

在上述成像系统的一个实施方案中，复位晶体管还包括由位于第一栅极区下方并且与掺杂区相邻的区域限定的多分支通道，并且其中多分支通道为大致T形。

本实用新型实现的一个技术效果是提供改进的固态成像设备和改进的成像系统。

附图说明

当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图当中的类似元件和步骤。

图1代表性地示出了根据本技术的一个示例性实施方案的成像系统；

图2是根据本技术的一个示例性实施方案的图像传感器的框图；

图3是根据本技术的一个示例性实施方案的4路共用像素构造的电路示意图；

图4代表性地示出了根据本技术的一个示例性实施方案的设备布局；

图5代表性地示出了根据本技术的一个示例性实施方案的晶体管布局；

图6A-6G代表性地示出了根据本技术的一个示例性实施方案的设备的制造。

具体实施方式

本技术可在功能块组件和各种加工步骤方面进行描述。这样的功能块可通过被构造成执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可执行多种功能的各种半导体器件，诸如晶体管、电容器等。此外，本技术可结合任何数量的成像系统来实施，并且所述装置仅为该技术的一个示例性应用。此外，本技术可采用任何数量的常规技术以用于捕获图像数据、对图像数据采样、读出图像数据等。

根据本技术各个方面的用于晶体管的方法和装置可结合可利用多源极/漏极晶体管的任何合适系统操作。此外，用于晶体管的方法和装置可结合任何合适的成像系统操作，诸如相机系统、视频系统、机器视觉、车辆导航、监视系统、运动检测系统、图像稳定系统等。

参见图1，示例性成像系统可包括电子设备，诸如数字相机100。在一个实施方案中，成像系统可包括通过总线110与各种设备通信的中央处理单元(CPU)105。连接到总线110的一些设备可提供进出系统的通信，例如输入/输出(I/O)设备115。连接到总线110的其它设备提供存储器，例如，随机存取存储器(RAM)120、硬盘驱动器以及一个或多个外围存储器设备125，诸如软盘驱动器、光盘(CD)驱动器、USB驱动器、存储卡和SD卡。虽然总线110被示为单条总线，但可使用任何数量的总线来提供通信路径以使设备互连。

成像系统还可包括用于捕获图像数据的图像传感器200。例如，光可通过镜头130进入成像系统并击中图像传感器200。在各种实施方案中，镜头135可被构造成聚焦图像。例如，镜头135可包括固定镜头和/或可调镜头，并且可包括在成像设备145的表面上形成的微镜头。

图像传感器200可例如通过将波的可变衰减(在它们穿过物体或被物体反射时)转换成电子信号来检测并传送构成图像的信息。图像传感器200可结合任何合适的技术来实施，诸如使用半导体电荷耦合器件(CCD)、互补金属氧化物半导体(CMOS)或N型金属氧化物半导体(NMOS、Live MOS)中的有源像素传感器、模拟传感器和/或平板检测器。

图像传感器200可与处理器(诸如，CPU 105、数字信号处理器或微处理器)组合在单个集成电路中，或者可形成于单独的芯片上。成像系统还可从系统接收控制或其它数据，诸如快门释放。在本示例性实施方案中，可使用任何合适的技术和/或制造工艺使图像传感器200形成于硅中。

参见图2，在一个示例性实施方案中，图像传感器200可包括像素阵列205，该像素阵列由被布置成行和列的多个像素210形成。像素210可借助金属布线或其它合适的连接件进行电连接。在各种实施方案中，可在像素阵列205的表面上设置滤色器阵列(未示出)。在各种实施方案中，图像传感器200还可包括行电路215、列电路220以及定时和控制单元225，用于选择性地激活待读出的连续像素行。

参见图3，在本技术的示例性实施方案中，图像传感器200可包括多路共用像素架构300。多路共用像素架构300可包括像素210的子组340，例如像素210(1)、210(2)、210(3)、210(4)可定义为一个子组340，其中像素210(1)、210(2)、210(3)、210(4)的子组340共用读出电路，与具有自己的专用读出电路的每个单独像素210相反。在一个实施方案中，子组340可包括四个(4)像素210(即四路共用像素架构)。然而，多路共用架构可包括适用于具体应用的任何数目的像素210。

读出电路从像素读取信息用于进行处理，以呈现图像。在一个示例性实施方案中，读出电路可包括复位晶体管310、浮动扩散节点350、放大器315和行选择栅极320。包括诸如四个像素210(1)、210(2)、210(3)、210(4)的多个像素的子组340可共用复位晶体管310、放大器315和行选择栅极320。在各种实施方案中，根据图像传感器200的具体应用、设计规格和/或环境，图像传感器200可包括任何数目的子组340。同样，任何合适数目的像素210可共用其它元件，诸如复位晶体管310、浮动扩散节点350、放大器315和行选择栅极320。

在示例性实施方案中，每个像素210可包括光敏元件305。光敏元件305用于将光转换成电荷，并且可包括例如光电二极管、光栅或响应于光的任何其它半导体器件。在各种实施方案中，光敏元件105可包括能够在耗尽电压下完全耗尽的钉扎光电二极管。

在各种实施方案中，每个像素210还可包括转移栅极330。光敏元件305可经由转移栅极330选择性地耦合至读出电路。在一个示例性实施方案中，转移栅极330可包括具有栅极端子、漏极端子和源极端子的晶体管，其中栅极端子可用作控制端子，并且源极端子和漏极端子用于承载电流或转移电荷。例如，转移栅极330的栅极端子可从控制单元(未示出)接收控制信号TX。在其它实施方案中，第一转移栅极330可包括用于提供电流或电荷转移的任何其它合适设备。

浮动扩散节点350可包括没有向其中或从其中转移电荷的欧姆连接的高电导率掺杂区。浮动扩散节点350可用作感测节点，并且可用适于存储电荷的任何设备或结构(诸如二极管或电容器)形成。浮动扩散节点350可连接至复位晶体管310以复位浮动扩散节点350。

复位晶体管310可包括栅极端子、漏极端子和源极端子，其中栅极端子可用作控制端子，并且源极端子和漏极端子用于承载电流。例如，复位晶体管310的栅极端子可从控制单元(未示出)接收控制信号RST。在一个示例性实施方案中，耦合至电压源VAA的端子可定义为漏极端子。

在一个示例性实施方案中，放大器315可包括使用具有栅极端子345、漏极端子和源极端子的晶体管设计的源极跟随器电路。行选择栅极320还可包括具有栅极端子、漏极端子和源极端子的晶体管，其中栅极端子可用作控制端子，并且源极端子和漏极端子用于承载电流。行选择栅极320的栅极端子可接收来自控制单元的控制信号。在一个示例性实施方案中，放大器315的源极端子可耦合至行选择栅极320的漏极端子，并且行选择栅极320的源极端子可耦合至输出总线335以传输输出电压Vout。

参见图4，在一个示例性实施方案中，多路共用像素架构300的布局可包括像素210的子组340，其中子组340可被分割，使得子组340的第一部分400(1)可耦合至第一浮动扩散有效区325(1)并且第二部分400(2)可耦合至第二浮动扩散有效区325(2)。

在各种实施方案中，每个部分400可包括任何数目的像素210和/或光敏元件305，例如每个部分可包括一个像素210，然而在其它实施方案中，该部分可包括多个像素210。

触点510可位于设备的各个区域，可在各种元件之间提供电连接。例如，浮动扩散有效区325(1)、325(2)可包括触点510，用于经由金属层和/或线405将浮动扩散有效区325(1)、325(2)电连接至放大器315的栅极345以形成浮动扩散节点350(图3)。

布局还可包括在与放大器315相邻的区域中形成行选择栅极320，使得行选择栅极320和放大器315电耦合。

在一个示例性实施方案中，多路共用像素架构300布局可包括将复位晶体管310形成为具有多于两个源极/漏极端子以及多分支通道515的多分支晶体管(图5)。布局还可包括在一个区域中形成复位晶体管310以减小浮动扩散有效区325(1)、325(2)利用的总面积。将复位晶体管310形成为具有两个浮动扩散有效区325(1)、325(2)的多分支晶体管可提高布局效率和/或增大系统的转换增益。

参见图5，复位晶体管310可形成于基底525上，并且可包括有效区550，其中有效区550包括多个掺杂区505(1)、505(2)、505(3)。在一个示例性实施方案中，有效区550包括第一掺杂区、第二掺杂区和第三掺杂区505(1)、505(2)、505(3)。掺杂区505(1)、505(2)、505(3)可使用任何掺杂技术或方法形成。例如，掺杂区505(1)、505(2)、505(3)可包括p基底中的n+掺杂物以形成nMOS晶体管或者可包括n掺杂阱中的p+掺杂物以形成pMOS晶体管。掺杂区505(1)、505(2)、505(3)可定义为操作期间的源极或漏极端子。

在各种实施方案中，第三掺杂区505(3)可包括触点510，用于经由金属层和/或线(未示出)形成通向电压源VAA的电连接。

复位晶体管310还可包括栅极区500。栅极区500可包括多晶硅层和氧化物层，并且可使用各种材料、加工技术和制造方法形成。在各种实施方案中，栅极区500可接收复位控制信号RST。在一个示例性实施方案中，复位晶体管310仅包括一个栅极区500，并且当从顶部观察时，栅极区500不围绕掺杂区505(1)、505(2)、505(3)。相反，当从顶部观察时，掺杂区505(1)、505(2)、505(3)形成于与栅极区500的外周边530相邻的区域中。由于掺杂区505(1)、505(2)、505(3)的形成过程，栅极区500可能重叠掺杂区505(1)、505(2)、505(3)中的每一个的区域。

在一个示例性实施方案中，多分支通道515可由相同平面内的区域限定并且在掺杂区505(1)、505(2)、505(3)居中。例如，掺杂区可相对于彼此间隔并以半圆形图案设置，其中半圆形图案的中心区域形成形状为T形的多分支通道515。在一个另选的实施方案中，掺杂区505(1)、505(2)、505(3)可相对于彼此间隔并以圆形图案设置，其中圆形图案的中心区域形成形状为Y形的多分支通道515。分支520的数目可等于掺杂区505的数目。因此，当存在三个掺杂区505(1)、505(2)、505(3)时，多分支通道515可具有三个分支520(1)、520(2)、520(3)，一个分支与掺杂区505(1)、505(2)、505(3)中的每一个相邻。

复位晶体管310还可包括触点510，用于形成有效区-金属连接，或用于形成多晶硅-金属连接。可根据各种加工规格确定触点510的尺寸和位置。

在另选的实施方案中，可在有利的是减小浮动扩散区的面积和/或减小晶体管总数的布局设计中利用多分支晶体管。例如，可将多分支晶体管用于全局快门像素的抗晕光晶体管，也称为光电二极管复位晶体管。在本实施方案中，三个掺杂区中的两个可耦合至光敏元件，并且其余的掺杂区可耦合至电压源。

可使用任何合适的加工技术形成和制造复位晶体管310。以下加工步骤为一个实施方案的例示，并且制造和加工步骤可由具体的加工技术、化学品选择、所需设备特性等决定。

参考图6A-6C，其中图6A是顶视图，并且图6B-6C是剖视图，可形成隔离区620，由此限定有效区550。可使用任何合适的技术形成隔离区620，诸如硅局部氧化(LOCOS)或浅沟槽隔离(STI)。例如，可将诸如SiN的氮化物层625沉积在基底525上，例如硅晶片，并且可将光致抗蚀剂层630沉积在氮化物层625的顶部上。然后可使用光刻发以图案化并暴露光致抗蚀剂层630。然后可蚀刻氮化物层625和基底525以形成沟槽635，其中沟槽635可填充有沉积氧化物。在各种实施方案中，可利用掩模来图案化并形成隔离区620和有效区550。在一个示例性实施方案中，掩模可为大致“T形”，然而也可使用其它形状来制备相同的通用布局。

在形成隔离区620并限定有效区550之后，即可形成栅极区500。参见图6D-6E，其中图6D是顶视图，并且图6E是剖视图，形成栅极区500可包括各种加工技术以形成栅极区500并使其图案化。在一个示例性实施方案中，形成栅极区500包括生成氧化物600层，例如基底525的顶部表面上的SiO2，以及沉积多晶硅605层，例如通过化学气相沉积或加热炉沉积。可利用光刻法和蚀刻或任何其它合适的图案化工艺将多晶硅605和氧化物600图案化，以形成栅极区500。

在一个示例性实施方案中，栅极区500可包括固体多晶硅层605和氧化物层600，其中多晶硅605和氧化物600以四边形的形状形成，例如正方形或矩形。换句话讲，栅极区500可包括覆盖氧化物600的连续层的多晶硅605的连续区域。在其它实施方案中，栅极区500可以合适的形状形成，例如以包括不止四面的形状形成。

现在参见图6F-6G，其中图6F示出了顶视图，并且图6G示出了剖视图，在图案化栅极区500之后，掺杂区505(1)、505(2)、505(3)可通过扩散、离子植入或任何其它合适的方法掺杂。因此，通道515由位于栅极区500下方并且与掺杂区505(1)、505(2)、505(3)相邻的基底525的区域限定。根据各种实施方案，通道515和掺杂区505(1)、505(2)、505(3)基本上位于基底525的相同平面中，并且通道515由掺杂区505(1)、505(2)、505(3)大致围绕。例如，根据本实施方案，通道515的每个分支520(1)、520(2)、520(3)与三个掺杂区505(1)、505(2)、505(3)中的一个相邻。

制造还可包括通过沉积铝或任何其它适合形成电连接的金属形成触点510(图5)和/或金属层。

在操作中，图像传感器200可执行以下功能：(1)光子到电荷的转换；(2)聚积图像电荷；(3)将浮动扩散有效区325(1)、325(2)复位成已知电势；(4)将电荷转移至浮动扩散有效区325(1)、325(2)；(5)选择用于读出的像素；以及(6)输出和放大表示复位电平和像素电荷的信号。光电荷可在其从初始电荷聚积区向浮动扩散有效区325(1)、325(2)移动时放大。浮动扩散有效区325(1)、325(2)处的电荷通常通过放大器315转换为像素输出电压。

在操作期间，将浮动扩散有效区325(1)、325(2)复位成已知电势可包括激活复位晶体管310。在一个示例性实施方案中，激活复位晶体管310，并且为了例证假设复位晶体管310为nMOS晶体管，可在足够的正电压施加至复位晶体管310的栅极区500并且漏极到源极电压VDS大于零时发生。与栅极区500相邻并且位于栅极区500下方的区(即通道515)可在源极与漏极之间形成传导路径以便电流从漏极流向源极。在一个示例性实施方案中，电流从漏极例如第三掺杂区505(3)流向源极例如第一掺杂区505(1)，形成为大致L形的通道。同样，电流从漏极例如第三掺杂区505(2)流向源极例如第二掺杂区505(2)，形成为大致L形的通道。复位晶体管310的激活将浮动扩散区325(1)、325(2)复位成已知电势。

根据一个实施方案，固态成像设备包括：第一像素和第二像素，其中每个像素包括光敏元件；以及复位晶体管，其包括：具有外周边的第一栅极区；第一掺杂区、第二掺杂区和第三掺杂区，其中掺杂区与第一栅极区的外周边相邻；其中第一掺杂区和第二掺杂区包括浮动扩散有效区；并且其中第一像素耦合至第一浮动扩散有效区并且第二像素耦合至第二浮动扩散有效区。

根据一个实施方案，复位晶体管还包括由位于第一栅极区下方并且与掺杂区相邻的区域限定的多分支通道，并且其中多分支通道为大致T形。

根据一个实施方案，第一浮动扩散有效区电连接到第二浮动扩散有效区。

根据一个实施方案，复位晶体管的第三掺杂区连接到供电电压。

根据一个实施方案，固态成像设备还包括放大器，该放大器包括第二栅极区，其中第一浮动扩散有效区和第二浮动扩散有效区进一步电耦合至第二栅极区。

根据一个实施方案，每个像素还包括转移栅极，其中转移栅极包括晶体管。

根据一个实施方案，固态成像设备还包括行选择栅极，其中行选择栅极包括晶体管。

根据一个实施方案，第一栅极区包括固体多晶硅层。

根据一个实施方案，第一像素和第二像素由复位晶体管分离。

根据用于形成多分支晶体管的方法，该方法包括：形成隔离区并在基底中限定有效区；在基底上形成氧化物层；在氧化物层上形成多晶硅层；形成包括图案化多晶硅的栅极；以及在有效区内形成至少三个掺杂区，其中掺杂区形成三分支通道，并且其中掺杂区中的至少两个包括浮动扩散有效区。

根据一个方法，掺杂区形成于大致围绕栅极的外周边的区域。

根据一种方法，用于形成多分支晶体管的方法还包括形成第一光敏元件和第二光敏元件，其中第一光敏元件选择性地耦合至第一浮动扩散有效区，并且第二光敏元件选择性地耦合至第二浮动扩散有效区。

根据一种方法，用于形成多分支晶体管的方法还包括在浮动扩散有效区上形成触点。

根据一种方法，用于形成多分支晶体管的方法还包括向浮动扩散有效区施加金属层，其中金属层将浮动扩散有效区连接到共用触点。

根据一种方法，用于形成多分支晶体管的方法还包括在多晶硅层上形成触点并经由金属层将触点连接到电压源。

根据一个实施方案，成像系统包括：图像传感器，其包括：多个以二维图案排列的像素，其中每个像素包括光敏元件；复位晶体管，其包括：具有外周边的第一栅极区；以及第一掺杂区、第二掺杂区和第三掺杂区，其中掺杂区与第一栅极区的外周边相邻；其中第一掺杂区和第二掺杂区包括浮动扩散有效区；并且其中第一像素耦合至第一浮动扩散有效区并且第二像素耦合至第二浮动扩散有效区；电耦合至图像传感器的中央处理单元；以及电耦合至中央处理单元的存储器设备。

根据成像系统的一个实施方案，第一浮动扩散有效区电连接到第二浮动扩散有效区。

根据一个实施方案，成像系统还包括放大器，其中放大器包括第二栅极区，并且其中第一浮动扩散有效区和第二浮动扩散有效区进一步电耦合至第二栅极区。

根据成像系统的一个实施方案，复位晶体管还包括由位于第一栅极区下方并且与掺杂区相邻的区域限定的多分支通道，并且其中多分支通道为大致T形。

根据成像系统的一个实施方案，复位晶体管的第三掺杂区连接到供电电压。

在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。

虽然参照具体的示例性实施方案描述了本技术，但在不脱离本技术的范围的情况下可以进行各种修改和更改。以例证性而非限制性方式考虑说明书和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的组件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。

上文已经针对具体实施方案描述了有益效果、其它优点和问题的解决方案。然而，任何有益效果、优点、问题的解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。

术语“包含”、“包括”或其任何变型形式旨在提及非排他性的包括，使得包括一系列要素的工艺、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类工艺、方法、制品、组合物或装置固有的其它要素。除了未具体引用的那些，在实施本技术中所用的上述结构、布置、应用、比例、元件、材料或组件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规格、设计参数或其它操作要求。

上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出变化和修改。这些和其它变化或修改旨在包括在本技术的范围内，如以下权利要求中所述。