技术总结
本实用新型公开了一种面向数字化变电站调试的时钟同步装置，包括输入端模块、FPGA主控模块和输出端模块，输入端模块接收NTP时钟同步报文、GPS同步报文，并生成时钟源信号，FPGA主控模块根据GPS同步报文和时钟源信号完成同步，对本地时间进行更新，根据NTP时钟同步报文进行NTP同步，生成IRIG‑B码同步报文、串行的时钟同步报文、硬脉冲同步信号进行同步。本发明基于FPGA实现，可以有效提高时钟系统的可靠性与精度。
技术研发人员：张可;马恩宁;田暤;赵宇;张凌;陆蔚琳;杨凯江;段晓雪;李宏斌;袁蓉
受保护的技术使用者：云南电网有限责任公司大理供电局
技术研发日：2017.12.06
技术公布日：2018.10.02