本实用新型属于短波频段(1.6MHz～30MHz)通信设备技术领域，尤其涉及一种短波数字预失真处理装置。
背景技术：
随着数字通信技术的不断发展，短波通信时干扰增多，短波发射机输出频谱质量要求提高，以提升发射时接收端话音质量效果，降低数据接收时的误码率。因而在这些设备的发射末端需要对功率放大器放大的信号进行反馈处理，提高输出线性度，减小不必要发射出去的交互调信号，因此短波采用数字预失真处理技术是必要的。
目前解决短波发射时的交互调指标还停留在对功率放大器和谐波滤波器的匹配上，由于功率放大器本身特性，发射时会产生互调信号，放大器工作在不同放大区，会产生非线性信号，与滤波器匹配后，对滤波器参数进行调整，以满足三阶互调、谐波杂散、插入损耗等指标，但是带内指标和带外指标相互矛盾，增加滤波器阶数可提高谐波杂散指标，但带内损耗变大，三阶互调变差，现有技术总不能很好地解决目前存在的问题。
技术实现要素：
针对上述问题，本实用新型的目的在于提供一种短波数字预失真处理装置，基于独立SOC芯片的短波数字预失真技术可灵活内置于短波数字信道单元上，安装方便，易于实现，且采用预失真处理技术后发射机三阶互调指标(2MHz～30MHz)从原来的-30dB提高到-40dB以上，发射机频谱质量也取得很大改善。
为达到上述目的，本实用新型采用如下技术方案予以实现。
一种短波数字预失真处理装置，所述短波数字预失真处理装置包括：数字预失真器、预失真参数提取单元、数字上变频单元、D/A转换器、A/D转换器、数字下变频单元；
其中，所述数字预失真处理器的信号输出端分别连接预失真参数提取单元的第一信号输入端和所述数字上变频单元的信号输入端，所述数字上变频单元的信号输入端连接所述D/A转换器的信号输入端，所述D/A转换器的信号输出端连接功率放大器的信号输入端；
所述功率放大器的反馈输出端连接所述A/D转换器的信号输入端，所述A/D转换器的信号输出端连接所述数字下变频单元的信号输入端，所述数字下变频单元的信号输出端连接所述预失真参数提取单元的第二信号输入端，所述预失真参数提取单元的参数输出端连接所述数字预失真器的参数输入端。
本实用新型技术方案的特点和进一步的改进为：
(1)所述预失真器，用于接收所述数字业务单元发送的数字基带信号，并将所述数字基带信号发送至预失真参数提取单元；
所述A/D转换器，用于获取功率放大器的模拟射频反馈信号，并将所述模拟射频反馈信号进行模数转换，得到数字射频反馈信号，并将所述数字射频反馈信号发送给数字下变频单元；
所述数字下变频单元，用于对所述数字射频反馈信号进行下变频处理，得到下变频后的反馈信号，并将所述下变频后的反馈信号发送给预失真参数提取单元；
所述预失真参数提取单元，用于获取所述数字基带信号和所述下变频后的反馈信号，将所述数字基带信号和所述下变频后的反馈信号进行相位校准和同步调整，并对相位校准和同步调整的下变频后的反馈信号进行数据采样，得到采样数据序列，再对所述采样数据序列进行预失真参数提取，将提取到的预失真参数发送给预失真器，所述预失真参数包含采样数据序列的幅度和相位；
所述预失真器，用于根据所述预失真参数对所述数字基带信号进行预失真补偿，得到预失真补偿后的数字基带信号，并将所述预失真补偿后的数字基带信号发送给数字上变频单元；
所述数字上变频单元，用于对所述预失真补偿后的数字基带信号进行上变频得到数字射频信号，并将所述数字射频信号发送给D/A转换器；
所述D/A转换器，用于对所述数字射频信号进行数模转换，得到模拟射频信号，并将所述模拟射频信号发送给功率放大器进行功率放大。
(2)所述预失真器，用于根据所述预失真参数对所述数字基带信号进行预失真补偿，得到预失真补偿后的数字基带信号，具体为：
所述预失真器，用于将采样数据序列的幅度和相位与所述数字基带信号的幅度和相位对应相乘，得到预失真补偿后的数字基带信号。
(3)所述预失真参数提取单元，还用于对所述下变频后的反馈信号进行频谱质量判断，若所述下变频后的反馈信号的三阶互调指标和其他高阶互调指标分别满足预设条件，则不对所述数字基带信号进行预失真补偿，否则，对所述数字基带信号进行预失真补偿。
(4)所述短波数字预失真处理装置基于SOC芯片实现，所述SOC芯片包含FPGA单元和DSP单元；
其中，所述数字预失真器在所述FPGA单元上实现；
所述预失真参数提取单元在所述DSP单元上实现。
本实用新型提供的短波数字预失真处理装置采用数字预失真处理技术能够有效改善功率放大器(PA)线性度指标，将相对音频互调产物电平指标从原来的-30dB提高到-40dB以上；使短波功放的线性度能满足传输高品质话音和宽带高速数据的需要，同时抑制带外寄生干扰信号，避免对相邻信道产生干扰，有效提高短波话音和数据通信效果。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种短波数字预失真处理装置的结构示意图；
图2为实用新型实施例提供的一种短波数字预失真处理装置硬件原理示意图；
图3为实用新型实施例提供的一种短波数字预失真处理装置软件实现原理示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型实施例提供一种短波数字预失真处理装置，如图1所示，所述短波数字预失真处理装置包括：数字预失真器、预失真参数提取单元、数字上变频单元、D/A转换器、A/D转换器、数字下变频单元；
其中，所述数字预失真处理器的信号输入端连接数字业务单元数字基带信号输出端，所述数字预失真处理器的信号输出端分别连接预失真参数提取单元的第一信号输入端和所述数字上变频单元的信号输入端，所述数字上变频单元的信号输入端连接所述D/A转换器的信号输入端，所述D/A转换器的信号输出端连接功率放大器的信号输入端；
所述功率放大器的反馈输出端连接所述A/D转换器的信号输入端，所述A/D转换器的信号输出端连接所述数字下变频单元的信号输入端，所述数字下变频单元的信号输出端连接所述预失真参数提取单元的第二信号输入端，所述预失真参数提取单元的参数输出端连接所述数字预失真器的参数输入端。
具体的，
所述预失真器，用于接收所述数字业务单元发送的数字基带信号，并将所述数字基带信号发送至预失真参数提取单元；
所述A/D转换器，用于获取功率放大器的模拟射频反馈信号，并将所述模拟射频反馈信号进行模数转换，得到数字射频反馈信号，并将所述数字射频反馈信号发送给数字下变频单元；
所述数字下变频单元，用于对所述数字射频反馈信号进行下变频处理，得到下变频后的反馈信号，并将所述下变频后的反馈信号发送给预失真参数提取单元；
所述预失真参数提取单元，用于获取所述数字基带信号和所述下变频后的反馈信号，将所述数字基带信号和所述下变频后的反馈信号进行相位校准和同步调整，并对相位校准和同步调整的下变频后的反馈信号进行数据采样，得到采样数据序列，再对所述采样数据序列进行预失真参数提取，将提取到的预失真参数发送给预失真器，所述预失真参数包含采样数据序列的幅度和相位；
所述预失真器，用于根据所述预失真参数对所述数字基带信号进行预失真补偿，得到预失真补偿后的数字基带信号，并将所述预失真补偿后的数字基带信号发送给数字上变频单元；
所述数字上变频单元，用于对所述预失真补偿后的数字基带信号进行上变频得到数字射频信号，并将所述数字射频信号发送给D/A转换器；
所述D/A转换器，用于对所述数字射频信号进行数模转换，得到模拟射频信号，并将所述模拟射频信号发送给功率放大器进行功率放大。
参照图1，短波数字预失真处理装置对外主要接口包括数字基带信号、经预失真处理后的射频输出信号、功放反馈输入。其中，功放反馈为耦合自功放输出端并将被送往数字信道模块的射频信号。
数字信道模块将从功放反馈回来的射频反馈信号经过模数转换器(采样信号带宽Brv≥5×数字基带信号BSource)后变成数字射频信号，然后经过数字下变频处理获得Iout、Qout输出，与数字基带输入信号Iin、Qin一起送往预失真参数提取模块提取预失真器参数，并实时更新数字预失真器工作参数。数字预失真器的输出信号Ipd、Qpd将被送到数字信道模块进行数字上变频模块(预失真发信号带宽Bsd≥5×数字基带信号带宽BSource)和数模转换器转换为相应载波频率的模拟射频信号，最后被送往射频功放进行功率放大。
进一步的，所述预失真器，用于根据所述预失真参数对所述数字基带信号进行预失真补偿，得到预失真补偿后的数字基带信号，具体为：
所述预失真器，用于将采样数据序列的幅度和相位与所述数字基带信号的幅度和相位对应相乘，得到预失真补偿后的数字基带信号。
所述预失真参数提取单元，还用于对所述下变频后的反馈信号进行频谱质量判断，若所述下变频后的反馈信号的三阶互调指标和其他高阶互调指标分别满足预设条件，则不对所述数字基带信号进行预失真补偿，否则，对所述数字基带信号进行预失真补偿。
所述短波数字预失真处理装置基于SOC芯片实现，所述SOC芯片包含FPGA单元和DSP单元；
其中，所述数字预失真器在所述FPGA单元上实现；
所述预失真参数提取单元在所述DSP单元上实现。
具体的，本实用新型实施例提供的短波数字预失真处理装置的硬件原理框图如图2所示。
参照图2，短波数字预失真软件运行在短波数字信道单元，承载芯片为SOC，工作时钟为73.728MHz。
发送通道：如虚线框中所示，数字信道单元前端通过A/D对功放输出信号进行射频采样，A/D后送入数字信道单元FPGA芯片完成数字基带信号下变频处理，下变频处理后的信号过32位并口送入SOC芯片完成数字预失真处理；FPGA芯片通过LVDS接口接收系统数字业务单元发来的数字基带信号，通过32位并口给SOC芯片，SOC芯片对数字基带信号进行预失真处理后，再通过32位并口回送到FPGA芯片，FPGA芯片对预失真处理后的数字基带信号完成上变频变换，最后通过射频D/A转换为射频模拟信号到功放。
反馈通道：射频A/D转换完成反馈信号的直接采样，FPGA芯片进行下变频处理得到数字基带反馈信号，再通过32位并口给SOC芯片进行预失真参数提取。
进一步的，数字预失真软件部署在数字信道单元的SOC芯片上，通过数字信道软件的预失真反馈信道实现对前端功放输出取样及数字化处理。控制算法硬件承载为DSP模块和FPAG模块，具体软件实现如图3所示。
参照图3，DSP模块包括自适应检测、延时估计和调整、训练数据提取和参数更新模块。自适应检测主要是将预失真信号进行性能评估，在预失真之后的信号不满足要求的情况下经行循环采集和迭代计算，再把更新的参数给预失真器，当标准下降到某一门限时，即可终止迭代过程，以减少运算量，加快收敛速度。延时估计和调整是将原始输入信号与反馈信号进行相位校准和同步调整。经过对准后的原始信号和反馈信号进行信号截取获得训练数据，对训练序列进行参数提取，参数包括幅度和相位。
FPGA模块主要是DPD预失真器实现，通过幅度索引在查找表中读取幅度、相位参数与信号源进行相乘输出。
基于独立SOC芯片的短波数字预失真处理技术只需在数字信道单元上增加SOC芯片(DSP+FPGA)及外围电路，将数字预失真处理软件写入SOC芯片上即可使用。通过实际测试，采用预失真处理技术后发射机三阶互调指标(2MHz～30MHz)从原来的-30dB提高到-40dB以上，发射机频谱质量也取得很大改善。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。