数字增益控制器及控制方法与流程

本发明涉及卫星通信技术领域，尤其涉及一种数字增益控制器及控制方法。

背景技术

现有卫星通信系统，特别是静止轨道通信卫星系统，得益于覆盖范围的广阔性，不受地面地形条件限制，在传输宽带数据时得到了广泛的应用。特别近年来以dvb-s2标准为代表的卫星通信协议有了广泛的应用。

随着应用需求的不断提升，传统的c波段和l波段对庞大的数据需求已经捉襟见肘。具备大容量特点的高频ka波段又存在着又存在着不可忽视的雨衰问题，有时高达20-30db的衰减使得系统的传输能力在云雨条件下严重降低。对地面接收端而言，良好的自动增益控制不可或缺。与此同时，高通量卫星通信速率的不断提高至gbps级，对现有的收发硬件提出了越来越高的要求，为了解决数字基带部分处理速度瓶颈问题，使用并行化手段提升其吞吐量，已经成为一种通用选择。

高通量卫星通信一般采用自适应编码调制方式传输大带宽高速数据流，在发端，在数据段间插入帧头和导频等已知信息以便接收端进行解调。传统的数字自动增益控制手段采用迭代更新的策略，对收到的导频值与导频值应有的幅值进行大小比较，计算后更新增益系数以实现自动增益控制。这样的方法在低速串行数据流时实现方便。但是对于高速数据接收包，当采用并行解调架构后，一个有效数据时刻会同时收到多个有效导频值。采用传统的方法设计，导致迭代计算次数不足，增益系数收敛过慢；或产生时序问题，一个迭代周期内涌入导频数据来不及计算，无法充分利用所有导频数据。

技术实现要素：

本发明提供一种数字增益控制器及控制方法，用于解决现有技术中增益处理效果不够良好的问题。

第一方面，本发明实施例提供一种数字增益控制器，包括导频缓存模块、增益计算模块、帧数据延时模块和增益控制状态机，其中：

帧数据延时模块，用于对输入的帧数据进行延时输出，所述帧数据包括帧头、导频段和数据段；

所述增益控制状态机，用于：

在导频存储状态下，向所述导频缓存模块发送导频输入信号，使所述导频缓存模块对目标导频段按并行顺序存储预设数目的导频值，所述导频段包含多个导频点数据，每个导频点数据对应一个导频值；

在增益因子更新状态下，向所述增益计算模块发送增益更新计算信号，使所述增益计算模块从所述导频缓存模块中调用导频值采用增益计算公式进行迭代计算，以获得各个导频值对应的增益因子并存储；

在增益因子弹出状态下，获取所述增益计算模块存储的各个增益因子，以及获取所述帧数据延时模块中所属目标导频段的导频点数据，并使增益因子与所属目标导频段的导频点数据，以及与对应目标导频段的数据段的用户数据分别相乘计算后输出。

可选地，所述增益计算公式包括：αi+1＝αi-s·(d-αi·pi)，其中，αi+1为第i+1个导频值对应的增益因子，αi是第i个导频值对应的增益因子，s是移位寄存器的调整步长，d是幅度标准值，pi为第i个导频值，i＝1、2、3、……、k-1，k为预设数目。

可选地，所述增益计算模块包括两级乘法器、两级减法器和k级移位寄存器，k为预设数目。

可选地，所述导频缓存模块包括k级移位寄存器，k为预设数目。

可选地，所述帧数据延时模块包括先入先出逻辑延时组件。

第二方面，本发明实施例提供一种基于上述数字增益控制器的数字增益控制方法，包括：

在导频存储状态下，所述增益控制状态机向所述导频缓存模块发送导频输入信号，使所述导频缓存模块对目标导频段按并行顺序存储预设数目的导频值，所述导频段包含多个导频点数据，每个导频点数据对应一个导频值；

在增益因子更新状态下，所述增益控制状态机向所述增益计算模块发送增益更新计算信号，使所述增益计算模块从所述导频缓存模块中调用导频值采用增益计算公式进行迭代计算，以获得各个导频值对应的增益因子并存储；

在增益因子弹出状态下，所述增益控制状态机获取所述增益计算模块存储的各个增益因子，以及获取所述帧数据延时模块中所属目标导频段的导频点数据，并使增益因子与所属目标导频段的导频点数据，以及与对应目标导频段的数据段的用户数据分别相乘计算后输出。

可选地，所述增益计算公式包括：αi+1＝αi-s·(d-αi·pi)，其中，αi+1为第i+1个导频值对应的增益因子，αi是第i个导频值对应的增益因子，s是移位寄存器的调整步长，d是幅度标准值，pi为第i个导频值，i＝1、2、3、……、k-1，k为预设数目。

由上述技术方案可知，本发明所述的数字增益控制器，输入和输出的接口均为n路并行数据，易于并行化实现和与其他并行模块的衔接配合。采用了并行化结构进行数据处理，可以大幅度提升基带的处理速度，拓展了基带处理芯片的适用范围，充分开发利用了模拟元件的性能，大大提升了系统的整体速率，可实现gbps(交换带宽)级吞吐量。

附图说明

图1为本发明一实施例提供的帧结构的格式示意图；

图2为本发明一实施例提供的数字增益控制器的结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

在本发明实施例中，为了便于描述，数据帧格式采用图1所示的帧结构，每一帧数据包括帧头、多个导频段和多个数据段，数据段和导频段间隔放置。本发明所述数字增益控制器不妨设定对n路并行数据进行增益处理，在每个导频段内含k个导频点，每段数据段内含m个数据点，k和m均可被n整除。

图2示出了本发明一实施例提供一种数字增益控制器，包括导频缓存模块、增益计算模块、帧数据延时模块和增益控制状态机，其中：

帧数据延时模块，用于对输入的帧数据进行延时输出，所述帧数据包括帧头、导频段和数据段；

所述增益控制状态机，用于：

在导频存储状态下，向所述导频缓存模块发送导频输入信号，使所述导频缓存模块对目标导频段按并行顺序存储预设数目的导频值，所述导频段包含多个导频点数据，每个导频点数据对应一个导频值。

在增益因子更新状态下，向所述增益计算模块发送增益更新计算信号，使所述增益计算模块从所述导频缓存模块中调用导频值采用增益计算公式进行迭代计算，以获得各个导频值对应的增益因子并存储。

其中，所述增益计算公式包括：αi+1＝αi-s·(d-αi·pi)，其中，αi+1为第i+1个导频值对应的增益因子，αi是第i个导频值对应的增益因子，s是移位寄存器的调整步长，d是幅度标准值，pi为第i个导频值，i＝1、2、3、……、k-1，k为预设数目。

在增益因子弹出状态下，获取所述增益计算模块存储的各个增益因子，以及获取所述帧数据延时模块中所属目标导频段的导频点数据，并使增益因子与所属目标导频段的导频点数据，以及与对应目标导频段的数据段的用户数据分别相乘计算后输出。

针对上述控制器，需要说明的是，所述导频缓存模块主要包括一个k级移位寄存器，根据增益控制状态机发送的导频输入信号，将每段导频段数据按并行顺序存储预设数目k个的导频值。

所述增益计算模块包括两级乘法器、两级减法器和k级移位寄存器，k为预设数目。具体具体实施如下：

对输入该模块的导频值pi，首先通过乘法器与对应的当前增益因子αi相乘，将相乘的结果与幅度标准值d相减，相减得到的差值乘以调整步长s，最后再与αi相减得到更新的增益因子αi+1，作为导频值pi+1对应的当前增益因子。将更新的增益因子存入移位寄存器中。

所述帧数据延时模块包括先入先出逻辑延时组件，延时深度以满足输出数据时状态机完成一轮增益因子即可。但具体延时深度根据数据使能周期进行调整。

所述增益状态机共有导频存储状态、增益因子更新状态、增益因子弹出状态三个子状态。每个子状态的工作步骤具体如下：

系统启动后，复位所有参数，增益状态机进入导频存储状态，等待接收新的导频段。当新导频段来临时，导频输入使能有效，导频缓存模块存储输入的导频值，每次存储n个。当该导频段结束时，导频缓存模块存满k个导频值。增益状态机转入增益因子更新状态；

增益状态机进入增益因子更新状态后，控制增益计算模块进行增益因子的更新和存储。每次从导频缓存模块中取出一个导频值输入增益计算模块，将每次更新的结果顺序保存至寄存器中。当导频缓存模块中所有k个导频值均被取走时，状态机共完成k次增益因子迭代，得到k个导频值所对应的k个增益因子值，寄存器中存满k个增益因子。状态机此时转入增益因子弹出状态；

增益状态机进入增益因子弹出状态后，将寄存器中所有k个增益因子与帧数据延时单元输出的对应的导频点数据依次相乘输出。对该导频段后的其他数据(用户数据)，使用该组k个增益因子中的最后一个增益因子与之相乘，直到新的增益因子更新。完成所有k个增益因子弹出后状态机转入导频存储态等待新的导频段。

为了更好地对控制器解释说明，以4路并行结构为例，设计的帧结构帧长为15092，包含帧头、数据段、导频段三部分。其中帧头长度为52。一个数据段共有1440个数据点。一个导频段共有64个导频点：p1,p2,…,p64。增益因子为α1,α2,…,α64。

首先，控制输入4路有效用户数据data0，data1，data2和data3进fifo延时单元，延时多个时钟周期后弹出。

系统启动后状态机进入导频缓存状态，将4路有效导频点数据data0，data1，data2和data3的导频值存入移位寄存器中。

当移位寄存器存满时，发出存满信号，状态机转入增益因子更新状态。此后由计数器控制，每次从移位寄存器中取出一个导频值进行增益因子更新操作。对输入该模块的导频值，首先通过乘法器与当前增益因子相乘，将相乘的结果与幅度标准值相减，相减得到的差值乘以调整步长，最后再与当前的增益因子相减得到更新的增益因子，将更新值存入移位寄存器中。

当移位寄存器中所有导频值均被取出并完成，并将最后一个更新的增益因子存入移位寄存器后，系统状态机转入增益因子弹出状态。

随后，此时fifo延时单元的输出恰巧为p1,p2,p3,p4，将移位寄存器中的α1,α2,α3,α4弹出，分别于p1,p2,p3,p4相乘输出。

等待下一个有效信号，将α5-α8分别与p5-p8相乘输出，依次类推。16个有效信号后，α1,α2,…,α64均已弹出，fifo延时单元的输出变为用户数据或帧头数据，将此后的fifo输出的所有数据与α64相乘输出直至新的增益因子完成更新。系统状态机转入导频缓存状态，等待新的导频段。

本发明所述的数字增益控制器，输入和输出的接口均为n路并行数据，易于并行化实现和与其他并行模块的衔接配合。采用了并行化结构进行数据处理，可以大幅度提升基带的处理速度，拓展了基带处理芯片的适用范围，充分开发利用了模拟元件的性能，大大提升了系统的整体速率，可实现gbps(交换带宽)级吞吐量。

本发明在算法结果上与串行计算结果完全一致，实现了无差别并行化改造，充分利用了所有导频数据，便于在fpga等相关硬件平台上实现和拓展。

本发明一实施例提供一种基于上述数字增益控制器的数字增益控制方法，包括：

s11、在导频存储状态下，所述增益控制状态机向所述导频缓存模块发送导频输入信号，使所述导频缓存模块对目标导频段按并行顺序存储预设数目的导频值，所述导频段包含多个导频点数据，每个导频点数据对应一个导频值；

s12、在增益因子更新状态下，所述增益控制状态机向所述增益计算模块发送增益更新计算信号，使所述增益计算模块从所述导频缓存模块中调用导频值采用增益计算公式进行迭代计算，以获得各个导频值对应的增益因子并存储；

s13、在增益因子弹出状态下，所述增益控制状态机获取所述增益计算模块存储的各个增益因子，以及获取所述帧数据延时模块中所属目标导频段的导频点数据，并使增益因子与所属目标导频段的导频点数据，以及与对应目标导频段的数据段的用户数据分别相乘计算后输出。

本发明所述的数字增益控制方法，采用了并行化结构进行数据处理，可以大幅度提升基带的处理速度，拓展了基带处理芯片的适用范围，充分开发利用了模拟元件的性能，大大提升了系统的整体速率，可实现gbps(交换带宽)级吞吐量。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

本领域普通技术人员可以理解：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求所限定的范围。