一种电信网MAP信令的提取装置及方法与流程

本发明涉及tdm电路交换技术领域，尤其涉及一种从电信网2m速率信令链路提取map信令的装置及方法。

背景技术：

map信令以协议规定的方式实现各实体间的信息交流，绝大多数信令是以一发一收的方式进行交互的。map信令通过七号信令网传递，处于mtp、sccp、tcap层的上方。在现网中，使用的是cpu对map信令进行提取，然而这种方式存在着处理速度慢、并发处理量小的问题。针对这种情况，提出了本发明。

技术实现要素：

针对上述问题，本发明公开一种电信网map信令的提取装置及方法，在变时隙的高速信令环境下，可实现可靠的信令消息接收并转发。

为了实现上述目的，本发明采用以下技术方案：

一种电信网map信令的提取装置，包括信令接收模块、信令提取模块及信令缓存模块；

所述信令接收模块，用于连接电信网线路，将占用2m信令链路不同时隙的map信令从数据流中提取出来，按线路重新打包生成七号信令消息帧，并将重新打包生成的七号信令消息帧发送至信令提取模块；

所述信令提取模块，用于将map信令从重新打包生成的七号信令消息帧里提取出来，并还原成可以由后续cpu处理的map信令格式；

所述信令缓存模块，用于根据后续cpu的处理能力及map信令的流量，配置信令缓存模块的缓存空间的大小及数量，将信令提取模块处理后的map信令进行缓存，便于后续cpu读取。

进一步地，所述信令接收模块还用于：

通过2m信令链路中的每一帧的前31个时隙发送map信令。

进一步地，所述信令提取模块具体用于：

根据map信令占用的2m信令链路的时隙个数，通过设置七号信令处理ip核的处理能力，将map信令从重新打包生成的七号信令消息帧里提取出来，并还原成可以由后续cpu处理的map信令格式。

进一步地，所述信令缓存模块还用于：

通过标志位的方式，避免读写冲突：当数据块未写满时，其标志位为0，cpu不读取该数据块缓存的数据；当数据块写满时，其标志位置1，cpu开始读取该数据块内缓存的数据。

一种电信网map信令的提取方法，包括：

步骤1：信令接收模块连接电信网线路，将占用2m信令链路不同时隙的map信令从数据流中提取出来，按线路重新打包生成七号信令消息帧，并将重新打包生成的七号信令消息帧发送至信令提取模块；

步骤2：信令提取模块将map信令从重新打包生成的七号信令消息帧里提取出来，并还原成可以由后续cpu处理的map信令格式；

步骤3：根据后续cpu的处理能力及map信令的流量，配置信令缓存模块的缓存空间的大小及数量，将信令提取模块处理后的map信令进行缓存，便于后续cpu读取。

进一步地，所述步骤1还包括：

通过2m信令链路中的每一帧的前31个时隙发送map信令。

进一步地，所述步骤2具体包括：

根据map信令占用的2m信令链路的时隙个数，通过设置七号信令处理ip核的处理能力，将map信令从重新打包生成的七号信令消息帧里提取出来，并还原成可以由后续cpu处理的map信令格式。

进一步地，所述步骤3还包括：

通过标志位的方式，避免读写冲突：当数据块未写满时，其标志位为0，cpu不读取该数据块缓存的数据；当数据块写满时，其标志位置1，cpu开始读取该数据块内缓存的数据。

与现有技术相比，本发明具有的有益效果：

本发明基于变时隙通道的高速map信令，提出了一种时隙可配置的信令提取装置及方法。本发明基于fpga芯片，通过整合map信令占用的各个时隙通道，可以灵活地满足不同时隙配置的map信令提取需求；同时，通过可变缓存设计，可以适配不同处理能力的map信令解析处理cpu。本发明具有应用范围广、处理能力强等优点，在fpga资源允许的情况下，通过批量增加本设计中的模块数量，通过简单的修改便可处理多路高速数据。在实际应用中，本发明可完全处理接入到tdm交换单板上的8条map信令专用电缆，每条电缆传输4路2m速率map信令。

附图说明

图1为本发明实施例的一种电信网map信令的提取装置的框架示意图。

图2为本发明实施例的一种电信网map信令的提取方法的基本流程图。

具体实施方式

下面结合附图和具体的实施例对本发明做进一步的解释说明：

实施例一：

如图1所示，本发明的一种电信网map信令的提取装置，包括信令接收模块101、信令提取模块102及信令缓存模块103；具体地，所述电信网map信令的提取装置基于fpga芯片实现；

所述信令接收模块101，用于连接电信网线路，将占用2m信令链路不同时隙的map信令从数据流中提取出来，按线路重新打包生成七号信令消息帧，并将重新打包生成的七号信令消息帧发送至信令提取模块102；值得说明的是，所述数据流为采用时分复用方式传输的数据流；map信令占用的2m信令链路的时隙，根据实际应用场景，是可以配置的。具体地，map信令占用2m信令链路，速率在64kbps至2mbps之间，map信令占用的2m信令链路的时隙可以根据电信网线路的数量和类型进行配置，所述电信网线路包括e1线路和stm-1线路，作为一种可实施方式，将2m信令链路中的每一帧的前31个时隙用来发送map信令。具体地，按线路重新打包生成的七号信令消息帧为符合七号信令标准规范的消息帧。所述信令提取模块102，用于将map信令从重新打包生成的七号信令消息帧里提取出来，并还原成可以由后续cpu处理的map信令格式；由于map信令是通过七号信令网传递，根据应用中map信令占用的时隙个数，信令提取模块102可以通过设置七号信令处理ip核的处理能力，从而实现最高2m速率的单模块信令数据处理能力。

所述信令缓存模块103，用于根据后续cpu的处理能力及map信令的流量，配置信令缓存模块103的缓存空间的大小及数量，将信令提取模块102处理后的map信令进行缓存，便于后续cpu读取。鉴于线路收取map信令的速率与cpu读取map信令的速率不一致，故采用将map信令进行缓存的方式，将数帧map信令先进行缓存后，再等待被cpu一并读取。具体地，信令缓存模块103通过标志位的方式，避免读写冲突：当数据块未写满时，其标志位为0，cpu不读取该数据块缓存的数据；当数据块写满时，其标志位置1，cpu开始读取该数据块内缓存的数据。

值得说明的是，本发明电信网map信令的提取装置在fpga资源允许的情况下，通过批量增加本设计中的模块数量，通过简单的修改便可处理多路高速数据。在实际应用中，本发明可完全处理接入到tdm交换单板上的8条map信令专用电缆，每条电缆传输4路2m速率map信令。

本发明基于变时隙通道的高速map信令，提出了一种时隙可配置的信令提取装置及方法。该装置基于fpga芯片，通过整合map信令占用的各个时隙通道，可以灵活地满足不同时隙配置的map信令提取需求；同时，通过可变缓存设计，可以适配不同处理能力的map信令解析处理cpu。

实施例二：

如图2所示，本发明的一种电信网map信令的提取方法，包括：

步骤s201：信令接收模块连接电信网e1/stm-1线路，将占用2m信令链路不同时隙的map信令从数据流中提取出来，按线路重新打包生成消息帧，并将重新打包生成的消息帧发送至信令提取模块；具体地，map信令占用2m信令链路，速率在64kbps至2mbps之间，map信令占用的2m信令链路的时隙可以根据电信网线路的数量和类型进行配置，所述电信网线路包括e1线路和stm-1线路，作为一种可实施方式，将2m信令链路中的每一帧的前31个时隙用来发送map信令。

步骤s202：信令提取模块将map信令从重新打包生成的七号信令消息帧里提取出来，并还原成可以由后续cpu处理的map信令格式；具体地，根据map信令占用的2m信令链路的时隙个数，通过设置七号信令处理ip核的处理能力，将map信令从重新打包生成的七号信令消息帧里提取出来。

步骤s203：根据后续cpu的处理能力及map信令的流量，配置信令缓存模块的缓存空间的大小及数量，将信令提取模块处理后的map信令进行缓存，便于后续cpu读取。具体地，通过标志位的方式，避免读写冲突：当数据块未写满时，其标志位为0，cpu不读取该数据块缓存的数据；当数据块写满时，其标志位置1，cpu开始读取该数据块内缓存的数据。作为一种可实施方式，采用cpu的1ms中断模式对信令缓存模块进行扫描，如果扫描到标志位为1的数据块，则对其内存储的map信令数据进行读操作；为此，根据采用的fpga的ram区空间大小，设置信令缓存模块的缓存空间，具体地，采用的fpga为altera公司生产的ep4ce40系列fpga芯片，该芯片的内置存储空间为1134kbits（最多可配置126个9kbits大小的m9k双口ram），本发明支持单芯片4路信号解析，故每路配置28个256字节的ram块。

值得说明的是，信令缓存模块的缓存空间的大小及数量由cpu的读取速率和fpga写数据的速率决定，并受限于fpga器件的性能。

本发明基于变时隙通道的高速map信令，提出了一种时隙可配置的信令提取装置及方法。该方法基于fpga芯片，通过整合map信令占用的各个时隙通道，可以灵活地满足不同时隙配置的map信令提取需求；同时，通过可变缓存设计，可以适配不同处理能力的map信令解析处理cpu。

本领域的技术人员应该知道，本发明的一种电信网map信令的提取装置及方法适用于目前正在部署的电信网信令串接设备。

以上所示仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。