一种FPGA驱动的串行CameraLink编码方法与流程

本发明属于机载视频数据传输技术，涉及fpca逻辑开发、cameralink协议，具体涉及一种fpga驱动的串行cameralink编码方法。

背景技术：

cameralink协议是机载或商用领域视频数据的一种标准接口，具有低功耗、高带宽、灵活应用的特点，目前很多cameralink信号均使用cameralink驱动芯片产生，成本高且不利于小型化。本发明提出采用fpga内部元件将并行cameralink信号转化成串行cameralink信号输出，以节约空间、缩减成本，降低功耗。

技术实现要素：

要解决的技术问题

为了避免现有技术的不足之处，本发明提出一种fpga驱动的串行cameralink编码方法，利用fpga直接驱动串行cameralink信号输出。

技术方案

一种fpga驱动的串行cameralink编码方法，其特征在于步骤如下：

步骤1：将接收的数字视频信号转化为符合cameralink标准的并行视频时序；

步骤2：以cameralink标准将并行视频时序信号进行分组，每组为7bit；

步骤3：将并行视频时序信号通过fpga内部的并转串元件转化成标准的cameralink串行视频信号；

将参考时钟和串行视频信号通过fpga内部的单端转差分元件转换为差分信号输出；

所述参考时钟为按照cameralink标准产生的参考时钟。

有益效果

本发明提出的一种fpga驱动的串行cameralink编码方法，接收数字视频信号，转化为符合cameralink标准的并行视频时序，依据cameralink标准将并行信号分组，每组7bit；按照cameralink标准产生参考时钟；将并行信号及参考时钟分别通过fpga内部的并转串元件以及单端转差分元件转化成标准的cameralink串行视频信号。本发明可以简化电路设计，降低功耗，节约成本。

本发明的优点是：

1、直接调用fpga内部元件，可将数字视频数据转化成cameralink串行视频信号输出；

2、电路结构简单，节约成本，有利于电路的小型化。

附图说明

图1：本发明方法流程图

具体实施方式

现结合实施例、附图对本发明作进一步描述：

步骤1：将接收的数字视频信号转化为符合cameralink标准的并行视频时序；

步骤2：以cameralink标准将并行视频时序信号进行分组，每组为7bit；

步骤3：将并行视频时序信号通过fpga内部的并转串元件转化成标准的cameralink串行视频信号；

将参考时钟和串行视频信号通过fpga内部的单端转差分元件转换为差分信号输出；

所述参考时钟为按照cameralink标准产生的参考时钟。

技术特征：

技术总结
本发明涉及一种FPGA驱动的串行Camera Link编码方法，接收数字视频信号，转化为符合Camera Link标准的并行视频时序，依据Camera Link标准将并行信号分组，每组7bit；按照Camera Link标准产生参考时钟；将并行信号及参考时钟分别通过FPGA内部的并转串元件以及单端转差分元件转化成标准的Camera Link串行视频信号。本发明可以简化电路设计，降低功耗，节约成本。

技术研发人员：孙晓燕;胡佳文;陈超;马凯;武文静
受保护的技术使用者：中国航空工业集团公司洛阳电光设备研究所
技术研发日：2018.11.08
技术公布日：2019.04.05