一种民机平显畸变校正完整性监控系统的制作方法

本发明涉及航空高安全性技术领域，具体为一种民机平显畸变校正完整性监控系统。

背景技术：

电子畸变校正是解决由光学系统畸变而引起的显示畸变的重要方法，而被广泛的应用和研究。但对于电子畸变校正的安全性设计策略则较少涉及，导致目前电子畸变校正的安全性和可靠性不足。

技术实现要素：

为了提高电子畸变校正的安全性和可靠性，本发明提出了一种民机平显畸变校正完整性监控系统，通过复位监控策略、fpga加载状态监控、视频监控策略、视频/预畸变参数校验算法等监控策略，保证了“单点故障均可探测到”。

本发明的技术方案为：

所述一种民机平显畸变校正完整性监控系统，其特征在于：包括数据处理单元、图像生成单元、畸变校正单元和图像显示单元；其中数据处理单元包括整体数据处理单元、关键数据处理单元和关键数据比较单元，畸变校正单元包括预畸变校正单元和逆畸变校正单元；

所述整体数据处理单元根据机上总线输入的显示数据和控制指令生成平显符号数据输出给图像生成单元，图像生成单元根据输入的平显符号数据和控制信号生成平显画面输出给预畸变校正单元，预畸变校正单元生成畸变校正后的视频数据输出给图像显示单元进行显示，构成平显视频主功能通道；

关键数据处理单元根据机上总线输入的显示数据和控制指令，生成关键符号数据的地址和数据，并输出给关键数据比较单元；逆畸变校正单元接收预畸变校正单元输出的畸变校正后的视频数据，采用多项式拟合法生成逆畸变校正参数，对视频数据进行几何校正，利用几何校正结果采用最邻近插值法进行灰度校正，生成逆畸变校正后视频数据，并输出给关键数据比较单元；

关键数据比较单元包括计数器、第一比较器和第二比较器；计数器根据逆畸变校正单元输出数据中的时钟和场同步信号计算生成当前画面数据地址，并输出到第一比较器；第一比较器比较计数器输出的地址和从关键数据处理单元输入的关键符号数据地址；当地址相同时，则进一步通过第二比较器比较逆畸变校正后的数据和关键数据处理单元生成的数据的高2位：

若数据相等，输出正确提示信号；若数据不相等，则输出错误提示信号。

进一步的优选方案，所述一种民机平显畸变校正完整性监控系统，其特征在于：关键数据比较单元第二比较器比较逆畸变校正后的数据和关键数据处理单元生成的数据的高2位若数据相等，输出正确提示信号；若数据不相等，则进一步比较以逆畸变校正后的该数据为中心的3*3像素范围内是否有与关键数据处理单元生成的数据的高2位相等的数据，若有则输出正确提示信号；若仍不相等，则输出错误提示信号。

进一步的优选方案，所述一种民机平显畸变校正完整性监控系统，其特征在于：所述预畸变校正单元包括视频解码单元、fpga单元、flash单元、内存单元、复位单元和监控单元；视频解码单元接收图像生成单元输入的dvi视频信号，经过解码后输出符合vesa时序的视频信号给fpga单元；fpga单元读取flash单元中存储的预畸变参数写入到内存单元，fpga单元利用内存单元中的预畸变参数对解码后的视频数据进行几何校正和灰度校正；监控单元监控fpga的运行状态，同时监控其余单元运行状态。

进一步的优选方案，所述一种民机平显畸变校正完整性监控系统，其特征在于：预畸变校正单元中，当无同步信号时间超过1e6个像素时钟周期时，输出视频采集异常信号bit1到监控单元，监控单元采集到bit1，则输出fpga复位信号。

进一步的优选方案，所述一种民机平显畸变校正完整性监控系统，其特征在于：fpga采用编码算法对输入视频数据进行编码，并比较相邻帧的编码值，当连续多帧编码结果一致时，输出异常信号bit1给监控单元。

进一步的优选方案，所述一种民机平显畸变校正完整性监控系统，其特征在于：fpga单元输出的固定频率的脉冲信号给复位单元，若脉冲信号异常，则复位单元输出fpga复位信号；统计fpga单元输入视频和输出视频场同步之间行同步的数目，当大于1066时，输出频率检测异常信号给监控单元，监控单元接收到频率检测异常信号后输出fpga复位信号。

进一步的优选方案，所述一种民机平显畸变校正完整性监控系统，其特征在于：向flash中写入预畸变参数时，对flash中存储的预畸变参数进行编码，并写入flash；读取预畸变参数时，对读取的参数进行编码，同时与写入的编码值进行比较校验，并将比较结果输出给监控单元，监控单元接收flash比较校验结果bit3，若连续多帧校验结果异常时，监控单元输出fpga复位信号。

进一步的优选方案，所述一种民机平显畸变校正完整性监控系统，其特征在于：写入内存单元时对写入数据进行编码，读取内存单元时对读取数据进行编码，分别将两个编码值进行比较校验，将比较结果bit4输出给监控单元，监控单元接收到bit4，若连续多帧校验结果异常时，监控单元输出fpga复位信号。

进一步的优选方案，所述一种民机平显畸变校正完整性监控系统，其特征在于：复位单元的复位信号与监控单元相连，监控单元采集复位信号的上升沿，统计复位次数；fpga单元读取监控单元内存储的复位值，当复位值等于0时，输出复位产生信号bit5给监控单元，监控单元输出fpga复位信号给复位单元，若复位计数值大于等于1时，复位单元正常。

有益效果

本发明涉及一种民机平显畸变校正完整性监控系统，包括数据处理单元、图像生成单元、畸变校正单元和图像显示单元。数据处理单元包括整体数据处理单元、关键数据处理单元和关键数据比较单元。畸变校正单元包括预畸变校正单元和逆畸变校正单元。整体数据处理单元输出的数据经过图像生成单元生成平显画面，经过预畸变校正后输出给显示单元作为平显主功能通道。经过预畸变校正处理后的画面经过逆畸变校正后输出给数据处理单元中的关键数据比较单元，通过比较逆畸变后画面数据与关键数据处理单元生成的数据来监控预畸变校正单元的正确性。预畸变校正单元中包括对视频解码单元、fpga单元、flash单元、内存单元和复位单元的故障探测，通过复位监控策略、fpga加载状态监控、视频监控策略和视频/预畸变参数校验算法等监控策略，提高了畸变校正的安全性。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明的整体架构框图；

图2为本发明的关键数据比较单元框图；

图3为本发明的预畸变校正单元框图；

图4为本发明的视频采集故障探测原理框图；

图5为本发明的复位单元故障探测原理框图；

图6为本发明的fpga故障探测中的频率检测原理框图；

图7为本发明的预畸变校正处理主通道原理框图；

图8为本发明的具体实施例flash单元故障探测原理框图；

图9为本发明的具体实施例内存单元故障探测原理框图。

具体实施方式

下面详细描述本发明的实施例，所述实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

参考图1，本实施例中的一种民机平显畸变校正完整性监控系统，包括数据处理单元、图像生成单元、畸变校正单元和图像显示单元。其中数据处理单元包括整体数据处理单元、关键数据处理单元和关键数据比较单元。畸变校正单元包括预畸变校正单元和逆畸变校正单元。

整体数据处理单元根据机上总线输入的显示数据和控制指令生成平显符号数据输出给图像生成单元，图像生成单元根据输入的平显符号数据和控制信号生成平显画面输出给预畸变校正单元，预畸变校正单元生成畸变校正后的视频数据输出给图像显示单元进行显示，构成平显视频主功能通道。

关键数据处理单元根据机上总线输入的显示数据和控制指令，生成关键符号数据的地址和数据，并输出给关键数据比较单元。逆畸变校正单元接收预畸变校正单元输出的畸变校正后的视频数据，采用多项式拟合法生成逆畸变校正参数，对视频数据进行几何校正，利用几何校正结果采用最邻近插值法进行灰度校正，生成逆畸变校正后视频数据，并输出给关键数据比较单元。

参考图2，关键数据比较单元包括计数器、第一比较器和第二比较器；计数器根据逆畸变校正单元输出数据中的时钟和场同步信号计算生成当前画面数据地址，并输出到第一比较器。第一比较器比较计数器输出的地址和从关键数据处理单元输入的关键符号数据地址。当地址相同时，则进一步通过第二比较器比较逆畸变校正后的数据和关键数据处理单元生成的数据的高2位：

若数据相等，输出正确提示信号；若数据不相等，则可以进一步比较以逆畸变校正后的该数据为中心的3*3像素范围内是否有与关键数据处理单元生成的数据的高2位相等的数据，若有则输出正确提示信号；若仍不相等，则输出错误提示信号。

预畸变校正单元如图3所示，包括视频解码单元、fpga单元、flash单元、内存单元、复位单元和监控单元。视频解码单元接收图像生成单元输入的dvi视频信号，经过解码后输出符合vesa时序的视频信号给fpga单元。上电后，fpga单元读取flash单元中存储的预畸变参数写入到内存单元，fpga单元利用内存单元中的预畸变参数对解码后的视频数据进行几何校正和灰度校正。采用加电启动可靠性高的微处理器或逻辑器件作为监控单元，监控fpga的运行状态，同时监控其余单元运行状态。

参考图3中三角所示，预畸变校正单元中的监控单元包括对视频解码单元、fpag单元、flash单元、内存单元和复位单元的监控，下面对各个单元的监控方案进行详细介绍。

参考图4，视频解码单元故障探测，视频解码单元采集视频同步信号的状态，无同步信号时间超过1e⁶个像素时钟周期时，输出视频采集异常信号bit1到监控单元，监控单元采集到bit1，则输出fpga复位信号。

视频解码单元故障探测，fpga采用编码算法对输入视频数据进行编码，并比较相邻帧的编码值，此处的编码方式包括奇偶校验码、汉明码和crc码等编码方式，本具体实施例采用crc码，校验多项式为

x^32+x^26+x^23+x^22+x^16+x^12+x^11+x^10+x^8+x^7+x^5+x^4+x^2+x^1+1

数据位宽为8位，校验结果位宽为8位，连续6帧编码结果一致时，输出异常提示信号bit1给监控单元；

参考图5，fpga单元的故障探测，fpga单元输出的固定频率的脉冲信号wdi给复位单元，若脉冲信号异常，则复位单元输出fpga复位信号。

参考图6，本具体实施例中输入视频和输出视频不在同一个时钟域，clk2为输出时钟域，clk3为输入时钟域，srv为输出场同步信号，hs、vs分别为输入行同步和场同步信号，统计输入视频和输出视频场同步之间行同步的数目，当大于1066时，输出频率检测异常信号bit2给监控单元，监控单元接收到频率检测异常信号后输出fpga复位信号。

参考图7，预畸变校正处理时，本具体实施例采用的是二元多项式法校正畸变图像坐标与原始图像坐标之间位置映射信息，构成查找表存储于flash芯片之中，用于几何校正。几何校正单元采用“双奇偶缓存法”，使用设计好四个双端口ram，输出图像处理算法所需要的像素点的灰度。根据输入存储器的双奇偶缓存机制，计算出用于图像缓存模块的四个地址，并为灰度校正单元提供两个插值系数。

灰度校正方法包括双线性插值、三次内插法或其他高阶插值，本具体实施例采用的双线性插值。

参考图8，flash单元的故障探测，向flash中写入预畸变参数时，对flash中存储的预畸变参数进行编码，并写入flash。读取预畸变参数时，对读取的参数进行编码，同时与写入的编码值进行比较校验，并将比较结果输出给监控单元，监控单元接收flash比较校验结果bit3，若连续6帧校验结果异常时，监控单元输出fpga复位信号。

此处的编码方式包括奇偶校验码、汉明码和crc码等编码方式，本具体实施例采用crc码，校验多项式为

x^32+x^26+x^23+x^22+x^16+x^12+x^11+x^10+x^8+x^7+x^5+x^4+x^2+x^1+1

数据位宽为16位，校验结果位宽为32位。

参考图9，内存单元的故障探测，写入内存单元时对写入视频数据和测试序列分别进行编码，读取内存单元时对读取的视频数据和测试序列分别进行编码，分别将两个编码值进行比较校验，并将两个比较结果合并为一个比较结果bit4输出给监控单元，监控单元接收到bit4，若连续6帧校验结果异常时，监控单元输出fpga复位信号。

此处的内存单元采用的sram芯片，编码方式包括奇偶校验码、汉明码和crc码等编码方式，本具体实施例采用crc码，校验多项式为

x^32+x^26+x^23+x^22+x^16+x^12+x^11+x^10+x^8+x^7+x^5+x^4+x^2+x^1+1

数据位宽为32位，校验结果位宽为32位。

参考图5，复位单元的故障探测，复位单元的复位信号与监控单元相连，监控单元采集复位信号的上升沿，统计复位次数，上电后fpga单元读取监控单元内存储的复位值，当复位值等于0时，输出复位产生信号bit5给监控单元，监控单元输出fpga复位信号给复位单元，若复位单元异常则无法输出复位信号，监控单元将一直输出fpga复位信号，若复位计数值大于等于1时，复位单元正常。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。