驱动源电路的制作方法

本实用新型涉及量子通信技术领域，特别是涉及量子通信的电子电路技术领域，具体为一种驱动源电路。

背景技术：

目前，BB84协议作为量子密钥分发(QKD)系统应用最广的一种协议，其中包括偏振编码、时间-相位编码、相位编码等多种编码方式。纯相位编码的四种相位需要3种非零的不同幅度的脉冲电压信号(另一种幅度电压为偏置电压)，同时为满足3种不同幅度脉冲电压普遍采用电压叠加方法。时间相位编码的两种相位需要1种幅度非零的脉冲电压信号(另一种幅度电压为偏置电压)。

现有技术对于相位编码驱动采用的是脉冲电压驱动方式，对于纯相位编码的四种相位需要三种非零的不同幅度的脉冲电压信号，同时为满足3种不同幅度脉冲电压普遍采用电压叠加方法。首先随着高速皮秒光脉冲应用，对于脉冲电压的宽度要求越来越窄，采用脉冲电压叠加需要严格的时间对齐，由于脉宽越窄时间对齐越困难，同时脉冲电压叠加也造成了信号抖动变大；对于高速相位调制，也要求脉冲电压的频率越来越高，同时电压叠加，需要同时控制的电压源也增多，叠加的和会受到不同电压源阻抗的影响，这些都对系统提出更高的要求，同时也造成了相位脉冲编码在高速系统中性能变差。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的实施例提供了一种驱动源电路，用于解决现有技术中采用脉冲电压驱动方式带来的信号抖动变大，影响电压源阻抗和QKD系统性能的问题。

本实用新型的实施例一种驱动源电路，所述驱动源电路包括：至少一个脉冲翻转电路，在每接收到上升沿或下降沿脉冲信号时产生高低电平翻转的输出信号；至少一个驱动电路，与所述脉冲翻转电路对应相连，包括一电流源并根据所述脉冲翻转电路的输出信号控制所述电流源开启或关闭；相位差控制电路，与各所述驱动电路相连，用于使在同一周期内的幅值相同、初始相位相同的第一光脉冲分量和第二光脉冲分量之间产生相应电压的压差，形成相应的相位差。

于本实用新型的一实施例中，所述脉冲翻转电路包括：触发器，接收上升沿或下降沿脉冲信号；缓冲器，与所述触发器输出端相连并将输出信号反馈至所述触发器输入端，在所述触发器每接收到上升沿或下降沿脉冲信号时产生高低电平翻转的输出信号。

于本实用新型的一实施例中，所述触发器为D触发器。

于本实用新型的一实施例中，所述D触发器包括：第一时钟信号输入端和第二时钟信号输入端，用于接收上升沿或下降沿脉冲信号；正极D端和负极D端，用于接收所述缓冲器的反馈信号；正极Q端和负极Q端，用于输出信号到所述缓冲器。

于本实用新型的一实施例中，所述缓冲器包括：正极输入端和负极输入端，分别对应与所述触发器中的所述正极Q端和所述负极Q端相连；正极反馈端和负极反馈端，分别对应与所述触发器中的所述负极D端和所述正极D端相连；正极输出端和负极输出端，用于输出所述高低电平翻转的输出信号。

于本实用新型的一实施例中，所述驱动电路包括：差分转换电路，与所述脉冲翻转电路的输出端相连，将所述脉冲翻转电路输出的差分信号转换为单端信号；开关电路，与所述差分转换电路相连，根据所述差分转换电路输出的单端信号开启或关闭；所述电流源与所述开关电路相连并随所述开关电路的开启或关闭而开启或关闭。

于本实用新型的一实施例中，所述驱动电路还包括：电流控制电路，与所述电流源相连，用于根据相位差控制所述电流源输出的电流大小。

于本实用新型的一实施例中，所述差分转换电路包括一放大器；所述开关电路包括一三极管。

于本实用新型的一实施例中，所述相位差控制电路包括：功率放大器，与各所述驱动电路的输出端相连，用于对与所述驱动电路输出电流相应的电压进行放大；相位调制器，与所述功率放大器相连，根据所述功率放大器输出的电压控制所述第一光脉冲分量和所述第二光脉冲分量之间产生相应电压的压差，形成相应的相位差。

于本实用新型的一实施例中，所述相位差控制电路包括：稳压电阻，一端连接于各所述驱动电路与所述功率放大器之间，另一端与一外接电源相连。

如上所述，本实用新型的驱动源电路具有以下有益效果：

本实用新型的技术方案中，电流源并联驱动，使用脉冲翻转将脉冲驱动转化为上升沿或下降沿驱动从而降低驱动频率避免脉冲驱动脉宽限制，不同幅度驱动信号由不同电流源实现，避免信号叠加造成的抖动，同时单次驱动只需控制一路驱动信号，避免多路电流源同时控制，采用电流源并联驱动，避免源阻抗对驱动的影响，这些都比现有技术在控制上降低难度，同时大大提高驱动性能。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1显示为本实用新型的驱动源电路的一种电路结构示意图。

图2显示为本实用新型的驱动源电路的另一种电路结构示意图。

图3显示为本实用新型的驱动源电路中脉冲翻转电路的电路结构示意图。

图4显示为本实用新型的驱动源电路中脉冲翻转电路的时序图。

图5显示为本实用新型的驱动源电路中驱动电路的电路结构示意图。

图6显示为本实用新型的驱动源电路中采用BB84时间相位编码时的时序图。

图7显示为本实用新型的驱动源电路中采用BB84纯相位编码时的时序图。

元件标号说明

100 驱动源电路

110 脉冲翻转电路

1101 脉冲翻转电路

1102 脉冲翻转电路

1103 脉冲翻转电路

111 触发器

112 缓冲器

120 驱动电路

1201 驱动电路

1202 驱动电路

1203 驱动电路

130 相位差控制电路

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。

本实施例的目的在于提供一种驱动源电路，用于解决现有技术中采用脉冲电压驱动方式带来的信号抖动变大，影响电压源阻抗和QKD系统性能的问题。以下将详细阐述本实用新型的驱动源电路的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本实用新型的驱动源电路。

本实施例提供的驱动源电路，将现有技术的脉冲驱动控制改进为上升沿驱动控制，采用可控电流源产生不同幅值驱动信号，可以实现当脉冲时钟信号的上升沿到来时，输出信号产生高低电平翻转从而控制电流源输出或关闭，并且根据电流源并联的方式，通过不同控制信号产生不同驱动输出来实现不同相位差调制。

具体地，如图1和图2所示，所述驱动源电路100包括：至少一个脉冲翻转电路110，至少一个驱动电路120和相位差控制电路130。

于本实施例中，如图1所示，所述脉冲翻转电路110可以为一个，相对应地，所述驱动电路120也为一个；如图2所示，所述脉冲翻转电路110可以为多个，相对应地，所述驱动电路120也为多个并与所述脉冲翻转电路110一一对应，例如，如图2中所示，所述脉冲翻转电路110为3个：脉冲翻转电路1101、脉冲翻转电路1102、脉冲翻转电路1103，并联连接，所述驱动电路120也为三个：驱动电路1201、驱动电路1202、驱动电路1203，依次串联于对应的脉冲翻转电路1101、脉冲翻转电路1102、脉冲翻转电路1103后面。

其中，当QKD系统采用BB84时间-相位编码方案时，时间-相位系统包括两种相位差0、π，由于只有0、π两种相位，所以只需要1路电流源驱动，相对应地，此时所述驱动源电路100中包括一个脉冲翻转电路110和一个驱动电路120。而当QKD系统采用BB84相位编码或偏振编码方案时，存在0、π/2、π、3π/2四种相位，需要3路电流源驱动，相对应地，此时所述驱动源电路100中包括三个脉冲翻转电路：脉冲翻转电路1101、脉冲翻转电路1102、脉冲翻转电路1103和三个驱动电路：驱动电路1201、驱动电路1202、驱动电路1203，形成如图2所示的并联电流源结构。

于本实施例中，所述脉冲翻转电路110在每接收到上升沿或下降沿脉冲信号时产生高低电平翻转的输出信号。

具体地，如图3所示，于本实施例中，所述脉冲翻转电路110包括：触发器111和缓冲器112。

所述触发器111接收上升沿或下降沿脉冲信号。其中，所述触发器111为D触发器，所述D触发器优选采用高速D触发器。

具体地，所述D触发器包括：触发器芯片U1，第一时钟信号输入端(图3中所示的CLK+)和第二时钟信号输入端(图3中所示的CLK-)，用于接收上升沿或下降沿脉冲信号；正极D端(图3中所示的D+)和负极D端(图3中所示的D-)，用于接收所述缓冲器112的反馈信号；正极Q端(图3中所示的Q+)和负极Q端(图3中所示的Q-)，用于输出信号到所述缓冲器112。

所述缓冲器112与所述触发器111输出端相连并将输出信号反馈至所述触发器111输入端，在所述触发器111每接收到上升沿或下降沿脉冲信号时产生高低电平翻转的输出信号。

于本实施例中，所述缓冲器112包括：缓冲器芯片U2，正极输入端(图3中所示的IN+)和负极输入端(图3中所示的IN-)，分别对应与所述触发器111中的所述正极Q端(图3中所示的Q+)和所述负极Q端(图3中所示的Q-)相连；正极反馈端(图3中所示的Q1+)和负极反馈端(图3中所示的Q1-)，分别对应与所述触发器111中的所述负极D端(图3中所示的D-)和所述正极D端(图3中所示的D+)相连；正极输出端(图3中所示的Q0+)和负极输出端(图3中所示的Q0-)，用于输出所述高低电平翻转的输出信号。

本实施例中触发器111和缓冲器112实现在每接收到上升沿或下降沿脉冲信号时产生高低电平翻转的输出信号的过程如下：

触发器111芯片U1的CLK端为控制信号输入，输出端Q接U2的IN端，芯片U2将U1的输出信号一分为二，其中Q0作为输出端，U2的Q1+接U1的D-，U2的Q1-接U1的D+。

(1)如图3、4所示，当U1的CLK输入上升沿或下降沿到来时，如D端为高电平，则U1输出为高电平，U2的两个输出端Q0、Q1均为高电平，由于U2的Q1是反接在U1的D输入端，则D输入变为低电平。

(2)如图3、4所示，当U1的CLK输入上升沿或下降沿到来时，如D端为低电平，则U1输出为低电平，U2的两个输出端Q0、Q1均为低电平，由于U2的Q1是反接在U1的D输入端，则D输入变为高电平；通过该脉冲翻转电路110可以实现当CLK的上升沿到来时，脉冲翻转电路110的输出信号产生高低电平翻转从而控制所述驱动电路120中电流源的输出或关闭。

于本实施例中，所述驱动电路120与所述脉冲翻转电路110对应相连，包括一电流源并根据所述脉冲翻转电路110的输出信号控制所述电流源开启或关闭。

具体地，如图5所示，于本实施例中，所述驱动电路120包括：差分转换电路，开关电路和电流源。

所述差分转换电路与所述脉冲翻转电路110的输出端相连，将所述脉冲翻转电路110输出的差分信号转换为单端信号。于本实施例中，所述差分转换电路包括一放大器U3；

所述开关电路与所述差分转换电路相连，根据所述差分转换电路输出的单端信号(VCTL)开启或关闭。于本实施例中，所述开关电路包括一三极管Q1。

所述电流源与所述开关电路相连并随所述开关电路的开启或关闭而开启或关闭。

于本实施例中，所述驱动电路120还包括：电流控制电路，与所述电流源U4相连，用于根据相位差控制所述电流源U4输出的电流大小。其中，所述电流控制电路输出如图5中所示的电压VSET到所述电流源U4中，以改变所述电流源U4中的输出电流。

具体地，于本实施例中，所述驱动电路120的工作过程如下：

所述放大器U3用于将输入的差分信号转成单端信号输出控制后级的三极管Q1的开关，所述电流控制电路输出的电压VSET用于控制电流源U4输出的电流i大小，具体为i＝VSET*k，其中k为比例系数。当放大器U3输入为高电平，三极管Q1开启，电流源U4输出电流为i，当放大器U3输入为低电平，三极管Q1关闭，电流源U4对外截止。

于本实施例中，所述相位差控制电路130与各所述驱动电路120相连，用于使在同一周期内的幅值相同、初始相位相同的第一光脉冲分量和第二光脉冲分量之间产生相应电压的压差，形成相应的相位差。

具体地，于本实施例中，所述相位差控制电路130包括：功率放大器(图2中所示的PA)和相位调制器(图2中所示的PM)。

所述功率放大器(PA)与各所述驱动电路120的输出端相连，用于对与所述驱动电路120输出电流相应的电压进行放大；所述相位调制器(PM)与所述功率放大器(PA)相连，根据所述功率放大器(PA)输出的电压控制所述第一光脉冲分量和所述第二光脉冲分量之间产生相应电压的压差，形成相应的相位差。

于本实施例中，所述相位差控制电路130包括：稳压电阻R，一端连接于各所述驱动电路120与所述功率放大器(PA)之间，另一端与一外接电源VCC相连。

以下分别针对所述QKD系统采用BB84时间-相位编码方案、BB84相位编码或偏振编码方案时，对所述驱动源电路100的过程工作进行详细说明。

1)当QKD系统采用BB84时间-相位编码方案时，如图1所示，所述驱动源电路100由一个脉冲翻转电路110、一个驱动电路120、一个稳压电阻R、一个功率放大器(PA)和一个相位调制器(PM)构成。时间-相位系统包括两种相位差0、π，其中0相位差对应的驱动信号压差是0，π相位差对应的驱动信号压差是Vπ，功率放大器(PA)的放大倍数为β，压差Vπ大小由VSET控制，VSET设置驱动电路120电流i＝VSET*k，电流i在电阻R上的压降是i*R，该压降经过功率放大器(PA)放大β倍后是i*R*β＝Vπ，则VSET＝Vπ/(k*R*β)。

(a)如图6所示，使光脉冲P1-1和P1-2之间产生π相位差，当光脉冲P1-1完成输出，此时功率放大器(PA)输入端电压V1＝VCC，脉冲翻转电路110的输入上升沿到来，脉冲翻转电路110输出为高电平，驱动电路120产生i电流输入并在电阻R上产生压降i*R，则功率放大器(PA)输入端为VCC-i*R，则功率放大器(PA)输入端压降为VCC-(VCC-i*R)＝i*R，该压降经过功率放大器(PA)放大后加载在相位调制器(PM)上使光脉冲P1-1和P1-2之间产生π相位差。

(b)如图6所示，使光脉冲P2-1和P2-2之间产生π相位差，当光脉冲P2-1完成输出，此时功率放大器(PA)输入端电压V1＝VCC-i*R，脉冲翻转电路110的输入上升沿到来，脉冲翻转电路110输出为低电平，驱动电路120关闭i电流输入，则功率放大器(PA)输入端电压V1＝VCC，则功率放大器(PA)输入端压降为VCC-(VCC-i*R)＝i*R，该压降经过功率放大器(PA)放大后加载在相位调制器(PM)上使光脉冲P2-1和P2-2之间产生π相位差。

(c)如图6所示，使光脉冲P3-1和P3-2之间产生0相位差，当光脉冲P3-1完成输出，此时功率放大器(PA)输入端电压不变，则功率放大器(PA)输出端电压没有电压变化，压降为0，光脉冲P3-1和P3-2之间产生0相位差.

综上所述，为实现BB84时间-相位编码，只需在脉冲翻转电路110输入端输入对应控制脉冲。

2)当QKD系统采用BB84相位编码或偏振编码方案时，由于纯相位编码系统和利用相位编码的偏振编码系统都包括4种相位0、π/2、π、3π/2，所以采用3路驱动电路120并联方式驱动。如图2所示，所述驱动源电路100由3路脉冲翻转电路：脉冲翻转电路1101、脉冲翻转电路1102、脉冲翻转电路1103、3路驱动电路：驱动电路1201、驱动电路1202、驱动电路1203、一个稳压电阻R、一个功率放大器(PA)和一个相位调制器(PM)构成。纯相位系统包括4种相位差0、π/2、π、3π/2，其中0相位差对应的驱动信号压差是0，π/2相位差对应的驱动信号压差是ΔV1，π相位差对应的驱动信号压差是ΔV2，3π/2相位差对应的驱动信号压差是ΔV3，功率放大器(PA)的放大倍数为β，压差ΔV大小由VSET控制，VSET设置驱动电路120电流i＝VSET*k，电流i在电阻R上的压降是i*R，该压降经过功率放大器(PA)放大β倍后是i*R*β＝ΔV，则3路驱动电路120分别对应3路相位，其中VSET1用于设置压差ΔV1，VSET2用于设置压差ΔV2，VSET3用于设置压差ΔV3，则VSET1＝ΔV1/(k*R*β)，VSET2＝ΔV2/(k*R*β)，VSET3＝ΔV3/(k*R*β)。

(a)如图7所示，使光脉冲P1-1和P1-2之间产生0相位差，当光脉冲P1-1完成输出，此时功率放大器(PA)输入端电压不变，则功率放大器(PA)输出端电压没有电压变化，压降为0，光脉冲P1-1和P1-2之间产生0相位差。

(b)如图7所示，使光脉冲P2-1和P2-2之间产生π/2相位差，当光脉冲P2-1完成输出，此时功率放大器(PA)输入端电压Va＝VCC，脉冲翻转电路1101的输入上升沿到来，脉冲翻转电路1101输出为高电平，驱动电路1201开启i1电流输入，则功率放大器(PA)输入端电压Va＝VCC-i1*R，则功率放大器(PA)输入端压降为VCC-(VCC-i1*R)＝i1*R，该压降经过功率放大器(PA)放大后为ΔV1加载在相位调制器(PM)上使光脉冲P2-1和P2-2之间产生π/2相位差。

(c)如图7所示，使光脉冲P3-1和P3-2之间产生π相位差，当光脉冲P3-1完成输出，此时功率放大器(PA)输入端电压Va＝VCC-i1*R，脉冲翻转电路1102的输入上升沿到来，脉冲翻转电路1102输出为高电平，驱动电路1202开启i2电流输入，则功率放大器(PA)输入端电压Va＝VCC-i1*R-i2*R，则功率放大器(PA)输入端压降为VCC-i1*R-(VCC-i1*R-i2*R)＝i2*R，该压降经过功率放大器(PA)放大后为ΔV2加载在相位调制器(PM)上使光脉冲P3-1和P3-2之间产生π相位差。

(d)如图7所示，使光脉冲P4-1和P4-2之间产生3π/2相位差，当光脉冲P4-1完成输出，此时功率放大器(PA)输入端电压Va＝VCC-i1*R-i2*R，脉冲翻转电路1103的输入上升沿到来，脉冲翻转电路1103输出为高电平，驱动电路1203开启i3电流输入，则功率放大器(PA)输入端电压Va＝VCC-i1*R-i2*R-i3*R，则功率放大器(PA)输入端压降为VCC-i1*R-i2*R-(VCC-i1*R-i2*R-i3*R)＝i3*R，该压降经过功率放大器(PA)放大后为ΔV3加载在相位调制器(PM)上使光脉冲P4-1和P4-2之间产生3π/2相位差。

(e)如图7所示，使光脉冲P5-1和P5-2之间产生π相位差，当光脉冲P5-1完成输出，此时功率放大器(PA)输入端电压Va＝VCC-i1*R-i2*R-i3*R，脉冲翻转电路1102的输入上升沿到来，脉冲翻转电路1102输出为低电平，驱动电路1202关闭i2电流输入，则功率放大器(PA)输入端电压Va＝VCC-i1*R-i3*R，则功率放大器(PA)输入端压降为VCC-i1*R-i3*R-(VCC-i1*R-i2*R-i3*R)＝i2*R，该压降经过功率放大器(PA)放大后为ΔV2加载在相位调制器(PM)上使光脉冲P5-1和P5-2之间产生π相位差。

综上所述，为实现BB84纯相位编码或偏振编码的驱动方式，只需在对应的脉冲翻转电路110输入端输入对应控制脉冲。

综上所述，本实用新型的技术方案中，电流源并联驱动，使用脉冲翻转将脉冲驱动转化为上升沿或下降沿驱动从而降低驱动频率避免脉冲驱动脉宽限制，不同幅度驱动信号由不同电流源实现，避免信号叠加造成的抖动，同时单次驱动只需控制一路驱动信号，避免多路电流源同时控制，采用电流源并联驱动，避免源阻抗对驱动的影响，这些都比现有技术在控制上降低难度，同时大大提高驱动性能。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中包括通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。