一种宽带宽声表面波阅读器发射装置的制作方法

文档序号:17637676发布日期:2019-05-11 00:28阅读:206来源:国知局
一种宽带宽声表面波阅读器发射装置的制作方法

本实用新型涉及射频识别技术领域,具体涉及一种宽带宽(大于80MHz)声表面波阅读器发射装置。



背景技术:

声表面波射频识别系统主要由声表面波标签和声表面波阅读器两部分组成,声表面波射频识别系统的工作原理示意图如图1所示,声表面波射频识别系统的工作原理如下:声表面波阅读器发射查询信号,声表面波标签接收到查询信号后在其内部首先发生逆压电效应将电信号转换为声表面波信号,声表面波信号在标签内传播的过程中遇到经过编码的反射栅后产生反射,由于编码方案的差异,声表面波阅读器接收到的响应信号也有差异,声表面波阅读器解调响应信号后实现对声表面波标签编码信息的识别。

传统的声表面波射频识别系统中的声表面波阅读器发射装置采用ISM 433MHz,ISM 920MHz频段的,声表面波射频识别系统工作带宽窄,带来识别距离短、标签尺寸过大和标签的编码容量低的问题。ISM 2.4GHz的大编码容量小尺寸的声表面波射频识别系统国内尚属空白,主要原因是2.4GHz的大编码容量小尺寸的声表面波标签需要高达83MHz的高带宽,这就要求声表面波阅读器发射装置能产生足够带宽的查询信号,声表面波标签的响应信号的时域宽度才足够窄,进而实现识别距离远、小尺寸和大编码容量。

传统的宽带宽发射装置的发射带宽要么是过宽要么过窄,要么就是工作频段与声表面波射频识别系统不相符,难以与2.4GHz的大编码容量小尺寸的声表面波标签配套使用。



技术实现要素:

有鉴于此,本实用新型提供了一种宽带宽声表面波阅读器发射装置,能够与ISM 2.4GHz的大编码容量小尺寸的声表面波标签配套使用。

本实用新型的一种宽带宽声表面波阅读器发射装置,包括FPGA模块以及依次串联的数模转换器、重构滤波器、宽带调制模块、射频开关以及天线;还包括同步时钟电路以及本振;

其中,所述FPGA模块采用SPI接口与所述同步时钟电路、所述本振以及所述数模转换器端相连,采用JESD204B高速接口与所述数模转换器相连,采用GPIO接口与所述射频开关相连;另外还采用差分方式与所述同步时钟电路相连;

所述数模转换器采用差分方式与所述同步时钟电路相连;

所述宽带调制模块采用差分方式与所述本振相连;

所述同步时钟电路为FPGA模块与数模转换器之间通信提供抖动时钟;

所述本振用于为宽带调制提供本振信号;

所述FPGA模块用于产生一路设定带宽的声表面波标签查询信号的位流信号,并以原始数据速率一半的速率将单个位流信号分离成两个正交的并行位流I和Q基带信号;

所述数模转换器用于将数字位流I和Q基带信号转换成模拟基带信号;

所述重构滤波器用于平滑数模转换器阶梯状输出,减少高频奈奎斯特镜像;

所述宽带调制模块通过本振信号将模拟基带信号调制为RF载波信号;

所述射频开关用于实现RF载波信号的发射控制;

所述天线用于发射RF载波信号。

其中,所述重构滤波器的响应为LC无源线性相位的贝塞尔低通滤波响应。

进一步地,还包括功率放大器、FBAR滤波器a以及FBAR滤波器b;所述宽带调制模块与所述FBAR滤波器a的输入端相连;所述FBAR滤波器a的输出端与所述功率放大器输入端相连;所述功率放大器输出端口与所述FBAR滤波器b的输入端相连;所述FBAR滤波器b的输出端与所述射频开关相连;所述FBAR滤波器a和FBAR滤波器b与所述功率放大器联合完成调制后信号的滤波和放大。

其中,所述FBAR滤波器a以及FBAR滤波器b均为薄膜体声波谐振器型带通滤波器。

其中,所述FPGA模块的主控芯片采用XC7Z045;同步时钟电路采用AD9523芯片,同步时钟输出为8路;本振采用ADRF4351芯片,内部集成锁相环和压控振荡器;数模转换器采用AD9144芯片;射频开关采用SKY13286,隔离度为60dB。

进一步地,还包括FBAR滤波器、宽带解调模块、基带信号调理模块以及模数转换器;

其中,所述FPGA模块通过JESD204B高速接口与所述模数转换器相连,通过SPI接口与所述模数转换器和所述基带信号调理模块相连,通过GPIO接口与所述射频开关相连;

所述天线还用于接收声表面波标签响应信号;

所述射频开关用于实现声表面波标签响应信号的接收控制;

所述FBAR滤波器用于对声表面波标签响应信号进行滤波处理,实现损耗和干扰抑制;

所述宽带解调模块用于将声表面波标签响应信号解调为IQ基带信号;

所述基带信号调理模块用于对IQ基带信号进行信号调理;

所述模数转换器用于对调理后的IQ基带信号进行模拟到数字信号的转换;

所述FPGA模块用于对模数转换后的IQ基带信号进行处理,完成声表面波标签响应信号的解码与校验;

所述同步时钟电路为FPGA模块与模数转换器以及数模转换器之间通信提供抖动时钟;

所述本振用于为宽带调制模块以及宽带解调模块提供本振信号。

有益效果:

本实用新型的宽带宽声表面波阅读器发射装置通过数模转换器(DAC)以及重构滤波器实现对位流信号的直接处理,通过宽带调制模块以及FBAR滤波器将设定带宽范围内的信号有效调制到RF载波信号中,能与ISM 2.4GHz的大编码容量小尺寸的声表面波标签配套使用。本实用新型的宽带宽声表面波阅读器发射装置通过宽带调制模块将IQ位流基带信号调制到查询信号中,通过天线发出查询信号,从而摆脱中间IF级和相关滤波器,元件数更少、混频杂散更少、功耗更低。

本实用新型的宽带宽声表面波阅读器发射装置也适用于传统的ISM 433MHz和ISM 920MHz频段的声表面波射频识别系统。

附图说明

图1为声表面波射频识别系统的工作原理示意图;

图2为本实用新型宽带宽声表面波阅读器发射装置结构图。

具体实施方式

下面结合图并举实施例,对本实用新型进行详细描述。

本实用新型提供了一种宽带宽声表面波阅读器发射装置。

实施例1:本实施例的一种宽带宽声表面波阅读器发射装置如图2所示,包括FPGA模块以及依次串联的数模转换器、重构滤波器、宽带调制模块、FBAR滤波器a、功率放大器、FBAR滤波器b、射频开关以及天线;还包括同步时钟电路以及本振。

所述FPGA模块端口1采用SPI接口与所述同步时钟电路端口1、所述本振端口2以及所述数模转换器端口2相连,所述FPGA模块端口2采用GPIO接口与所述射频开关端口4相连,所述FPGA模块端口3采用差分方式与所述同步时钟电路端口2相连,所述FPGA模块端口4采用JESD204B高速接口与所述数模转换器端口3相连;

所述数模转换器端口1、5、4分别采用差分方式与所述同步时钟电路端口3、所述重构滤波器端口4和端口3相连;

所述重构滤波器端口1、2分别采用差分方式与所述宽带调制模块端口1、2相连;

所述宽带调制模块端口4采用差分方式与所述本振端口1相连、所述宽带调制模块端口3与所述FBAR滤波器1的输入端口相连;

所述FBAR滤波器1的输出端口与所述功率放大器输入端口相连;

所述功率放大器输出端口与所述FBAR滤波器2的输入端口相连;

所述FBAR滤波器2的输出端口与所述射频开关端口2相连;

所述射频开关端口3与所述天线相连。

所述同步时钟电路为FPGA模块与数模转换器之间通信提供抖动时钟;

所述本振是一种集成锁相环和压控振荡器的频率综合器,为宽带调制、解调模块提供本振信号。

所述FPGA模块为一种全可编程集成ARM处理器的现场可编程逻辑门阵列,不仅可以实现JESD204B高速通信接口,还能实现算法的硬件加速,同时内部集成的ARM处理器提供了丰富灵活的外部接口。在装置开始工作时产生一路设定带宽的声表面波标签查询信号的位流信号,以原始数据速率一半的速率将单个位流分离成两个正交的并行位流I和Q基带信号,为限制最终载波的频谱带宽,再对这两个位流I和Q做数字域过采样低通滤波;本实施例宽带宽收发装置中的FPGA模块的主控芯片采用XC7Z045,包含900个DSP处理单元,350K逻辑单元;同步时钟电路采用AD9523芯片,8路同步时钟输出;本振是采用ADRF4351芯片,内部集成锁相环和压控振荡器;所述数模转换器采用AD9144芯片,16位2.8GSPS采样率;FBAR滤波器采用ACPF-7124芯片;射频开关采用SKY13286,60dB隔离度。

所述数模转换器采用一种12位以上,GSPS采样率的数模转换芯片,将高带宽的数字位流I和Q基带信号转换成模拟基带信号;

所述重构滤波器功能为平滑数模转换器阶梯状输出,减少高频奈奎斯特镜像,最大限度地降低调制器输出端上的宽带噪声层,为获得最佳的调制准确度,这两个重构滤波器设计成LC无源线性相位的贝塞尔低通滤波响应,以实现低噪声;

所述宽带调制模块是一种宽带的直接上变频电路,通过本振信号将模拟基带信号调制到RF载波信号;

所述射频开关端口2和3接通后实现RF载波信号的发射控制。

本实用新型一种宽带宽声表面波阅读器发射装置,根据声表面波标签的查询特性,将信号S(t)=sin(wt)+sin(2*wt)+...sin(n*wt)与一个Tns宽的矩形脉冲做卷积,设计出一路带宽为BW的位流信号,其中BW=n*w,n为正整数,w为组成信号S(t)的单频信号的频率,S(t)为由多个不同频率的信号组成起来的混合信号。由于宽带调制模块的基带输入要求为I和Q两路正交信号,因此,以原始数据速率一半的速率将单个位流信号分离成两个正交的并行位流I信号和Q信号,为限制最终载波的频谱带宽,再对这两个位流I和Q做数字域过采样低通滤波。数模转换模块将I和Q两路带宽为BW的数字信号分别转换成I和Q两路带宽为BW的模拟信号,数模转换模块在转换过程中可能出现信号带宽展宽、信号呈现阶梯状和引入干扰信号等现象,因此设计两个重构滤波器,重构滤波器平滑DAC阶梯状输出,减少高频奈奎斯特镜像,最大限度地降低调制器输出端上的宽带噪声层,为获得最佳的调制准确度,所述重构滤波器采用LC无源线性相位的贝塞尔低通滤波响应,转折频率为1.2BW,以实现低噪声。在经过重构滤波器处理后,宽带调制模块通过本振信号将模拟基带信号调制为RF载波信号,RF载波信号即为构造声出声表面波标签查询信号。最终,查询信号由射频开关输出到天线,进而完成一个周期的声表面波标签查询操作。

进一步地,可以让RF载波信号再经过FBAR滤波器a、功率放大器和FBAR滤波器b进行信号调理,其中FBAR滤波器的3dB带宽略大于BW,最大限度的提高查询信号的信噪比。所述FBAR滤波器a和FBAR滤波器b是一种薄膜体声波谐振器型带通滤波器,为装置提供低插入损耗和高干扰抑制的滤波处理;所述功率放大器是一种宽带射频功率放大器。不设置功率放大器以及两个FBAR滤波器也可以实现本实用新型的目的,设有功率放大器以及两个FBAR滤波器的发射装置是一种优化实施例。

实施例2:本实施例在实施例1的基础上还包括FBAR滤波器、宽带解调模块、基带信号调理模块以及模数转换器;

其中,所述FPGA模块通过JESD204B高速接口与所述模数转换器相连,通过SPI接口与所述模数转换器和所述基带信号调理模块相连,通过GPIO接口与所述射频开关相连;

所述天线还用于接收声表面波标签响应信号;

所述射频开关用于实现声表面波标签响应信号的接收控制;

所述FBAR滤波器用于对声表面波标签响应信号进行滤波处理,实现损耗和干扰抑制;

所述宽带解调模块用于将声表面波标签响应信号解调为IQ基带信号;

所述基带信号调理模块用于对IQ基带信号进行信号调理;

所述模数转换器用于对调理后的IQ基带信号进行模拟到数字信号的转换;

所述FPGA模块用于对模数转换后的IQ基带信号进行处理,完成声表面波标签响应信号的解码与校验;

所述同步时钟电路为FPGA模块与模数转换器以及数模转换器之间通信提供抖动时钟;

所述本振用于为宽带调制模块以及宽带解调模块提供本振信号。

采用本本实用新型的宽带宽声表面波阅读器发射装置的发射方法,具体包括如下步骤:

步骤1,发射装置在上电工作后,FPGA模块通过SPI接口对发射装置进行初始化配置,设置本振参数,配置模数转换器采样时钟以及同步时钟电路的同步时钟,FPGA模块通过GPIO接口将射频开关端口2和3连通;

步骤2,FPGA模块产生一路设定带宽的位流信号,以原始数据速率一半的速率将单个位流分离成两个正交的并行位流I和Q,为限制最终载波的频谱带宽,还需对这两个位流I和Q做数字域过采样低通滤波,低通滤波之后,将两个位流信号传输到数模转换器(DAC);

步骤3,数模转换器(DAC)对高带宽的数字位流信号转换成声表面波标签查询信号的模拟基带信号;

步骤4,数模转换器(DAC)输出驱动两个重构滤波器,重构滤波器平滑DAC阶梯状输出,减少高频奈奎斯特镜像,最大限度地降低调制器输出端上的宽带噪声层。为获得最佳的调制准确度,这两个重构滤波器采用LC无源线性相位的贝塞尔低通滤波响应,以实现低噪声;

步骤5,在经过重构滤波器处理后,宽带调制模块直接将声表面波标签查询信号的模拟基带信号直接变换到RF载波上,经过功率放大器和FBAR滤波器1和2的信号调理后,由射频开关输出给天线,进而完成一个周期的声表面波标签查询操作,重复步骤2-5,直至所有信号被发射。

采用实施例2所述的一种宽带宽声表面波阅读器发射装置进行信号发射与接收,信号发射包括如下步骤:

步骤11,发射装置在上电工作后,FPGA模块通过SPI接口对收发装置进行初始化配置,设置本振参数,配置模数转换器和数模转换器的采样时钟以及同步时钟电路的同步时钟,FPGA模块通过GPIO接口将射频开关连通;

步骤12,FPGA模块产生一路设定带宽的位流信号,以原始数据速率一半的速率将单个位流分离成两个正交的并行位流I和Q基带信号,对这两个位流I和Q基带信号做数字域过采样低通滤波之后,传输到数模转换器;

步骤13,数模转换器将输入信号转换成声表面波标签查询信号的模拟基带信号,并将信号输出到重构滤波器;

步骤14,在经过重构滤波器处理后,宽带调制模块直接将声表面波标签查询信号的模拟基带信号直接变换到RF载波上,由射频开关输出给天线,进而完成一个周期的声表面波标签查询操作,重复步骤12-14,直至所有信号被发射;

信号接收包括如下步骤:

步骤21,声表面波标签响应信号由天线接收,经过收发隔离模块输出给宽带解调模块;

步骤22,宽带解调模块对输入信号进行直接解调产生两路正交的I和Q基带信号,经过基带信号调理模块生成IQ基带信号;

步骤23,高速模数转换器采样基带信号调理模块处理后的信号,通过JESD204B高速接口传输给FPGA模块;

步骤24,FPGA模块对IQ基带信号进行解码与校验,完成一个周期的声表面波标签解码操作,重复步骤21-24,直至所有信号被接收。

综上所述,以上仅为本实用新型的较佳实施例而已,并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1