工业相机的制作方法

本实用新型涉及涉及一种工业相机，特别是一种工业数字相机领域。

背景技术：

工业相机具有高的图像稳定性、高传输能力和高抗干扰能力，因而在工厂的智能化改造中得到日益广泛的应用。目前，市面上常见的工业相机大多是基于CCD(Chargecoupled Device)或CMOS(Complementarymetal Oxide Semiconductor)芯片的工业数字相机。CCD图像传感器集光电转换及电荷存贮、电荷转移、信号读取于一体，是典型的固体成像器件。CCD的突出特点是以电荷作为信号，而不同于其它器件是以电流或者电压为信号。这类成像器件通过光电转换形成电荷包，而后在驱动脉冲的作用下转移、放大输出图像信号。典型的CCD相机由光学镜头、时序及同步信号发生器、垂直驱动器、模拟/数字信号处理电路组成。CMOS图像传感器将光敏元阵列、图像信号放大器、信号读取电路、模数转换电路、图像信号处理器及控制器集成在一块芯片上，还具有局部像素的编程随机访问的优点。目前，CMOS图像传感器以其良好的集成性、低功耗、高速传输和宽动态范围等特点在高分辨率和高速场合得到了广泛的应用。

但是，由于现有工业数字相机的尺寸受到标准C口大小的限制，在实际使用的时候，需连接C口的工业摄像镜头，造成视觉部分结构整体的体积过大、重量也过大。而工业相机的视觉结构部分作为智能装备的关键组成部分之一，其尺寸直接影响到智能装备的工作精度和工作效率。另一方面，为了将工业数字相机小型化，目前的主流工业数字相机由多层电路板组成：其中包括CMOS/CCD电路，主要包括可编程逻辑器件FPGA(Field Programmable Gate Array，即现场可编程门阵列)的主控电路和电源电路等。这多块电路一起分层安装在工业数字相机方形壳体内组成一个整体，FPGA(Field Programmable Gate Array，即现场可编程门阵列)主控只能对接1个图像传感器。随着FPGA主控处理器芯片运算能力的提高，单块FPGA主控处理器采集1个图像传感器数据后，多余的运算能力便浪费了。

比如，中国专利公开号为CN104284065A的专利中提到“主控制模块为FPGA主控处理器芯片，包括图像采集控制模块、图像预处理模块、图像高级处理模块、传输控制模块和存储控制模块”这样的结构。不过，其采用的是“集成式”结构，即采用了CMOS图像传感器，有效降低了相机的成本和功耗，CMOS+FPGA的结构提高了相机的集成度，使相机的体积和重量更小，更适用于对相机尺寸重量有特殊要求的应用。还比如中国专利公开号为CN108055440A的专利中，其记载的是一种典型的传统的集成式结构。

比如美国专利公开号为US20180084168A1的专利中，也属于传统的集成式结构，即：“摄像”+“图像处理”(FPGA主控处理器)集成在相机内部的结构。

关于引用或引入：本申请人同日提交了名为“一种用于工业相机的数字成像装置、一种工业相机用数字成像设备、一种工业照相装置、一种工业数字相机”的专利申请，这些专利申请的内容，本申请也在此一并引用/引入。

技术实现要素：

本实用新型的目的在于提供一种工业相机，可以有效降低智能装备重量，提高智能装备的速度、精度、稳定性和紧凑性。

为实现上述目的，本实用新型提供了一种工业相机，包括图像获取装置和图像处理单元，所述图像获取装置和所述图像处理单元通过LVDS连接线缆连接，所述图像获取装置包括数字成像单元和可编程逻辑器件CPLD或可编程逻辑器件FPGA(Field Programmable Gate Array，即现场可编程门阵列)，所述数字成像单元用来拍摄对象，所述可编程逻辑器件CPLD或可编程逻辑器件FPGA与所述数字成像单元连接，所述可编程逻辑器件CPLD或可编程逻辑器件FPGA用于将所述数字成像单元输出的并行信号转换为串行信号，所述串行信号通过所述LVDS连接线缆传输给所述图像处理单元。

本方案中，通过在数字成像单元的基础上增设一个可编程逻辑器件CPLD或可编程逻辑器件FPGA(Field Programmable Gate Array，即现场可编程门阵列)，该可编程逻辑器件CPLD或可编程逻辑器件FPGA专门用来转换数字成像单元的输出信号，将并行信号转串行信号，串行信号可以传输给后端的FPGA主控处理器或DSP(Digital Signal Processor，数字信号处理器)主控处理器。如此，该工业相机中，因为图像获取装置可以和图像处理单元分离，工业相机可以小型化，而工业相机的结构尺寸对智能装备的设计具有重大影响，成像部分越小巧，则整个智能装备的高速、高精度、稳定性和紧凑性越好，越能降低智能装备的设计制造成本、提高设备的性能，从而提升智能装备的竞争力。另一方面，图像处理单元可以同时处理多个图像获取装置传输过来的信号，能够充分利用图像处理单元的运算处理能力，有效利用计算资源。

优选地，数字成像单元包括CMOS芯片或CCD芯片。

优选地，图像获取装置还包括信号放大单元，信号放大单元用于将可编程逻辑器件CPLD的输出信号放大后输出。

优选地，图像获取装置还包括输入接口和输出接口。

优选地，图像获取装置还包括缓存单元。

优选地，图像处理单元为FPGA主控处理器或DPS主控处理器。

优选地，可编程逻辑器件CPLD与数字成像单元通过排线或者插件连接。

优选地，图像获取装置包括摄像镜头。

优选地，摄像镜头采用比C口直径小的镜头接口。

优选地，镜头接口为M12或S螺纹接口。

优选地，图像处理单元还包括LVDS解串器件或者主控芯片内部自行解串变并行信号。

与现有技术相比，本实用新型具有如下有益效果：通过设计一种全新的工业相机，在数字成像单元的基础上增设一个可编程逻辑器件CPLD，该可编程逻辑器件CPLD专门用来转换数字成像单元的输出信号，将并行信号转串行信号，串行信号可以传输给后端的FPGA主控处理器或DSP主控处理器。

如此，因为采用了可编程逻辑器件CPLD用于将数字成像单元的并行信号(图像信号)转换为串行信号，便于通过LVDS线缆进行传输给后端的图像处理单元，从而图像获取装置可以和图像处理单元分离，从而可以将安装在类似于机械臂等智能装备组件上的图像获取装置小型化，而图像处理单元由于可以通过LVDS连接线缆与图像获取装置连接，因而即使图像处理单元尺寸与传统的一样或者做得更大(例如为了增强运算处理能力而采用大型的或者多个图像处理器)，也不会对智能装备造成影响。进一步的，借助于信号放大单元，则可以将串行信号的传输范围扩大到更远的距离，如此一来，图像处理单元可以被设置到所需要的地方，其体积的大小基本上不会对智能装备的设计造成不利影响。通过这样的设计，工业相机可以小型化，而工业相机的结构尺寸对智能装备的设计具有重大影响，成像部分越小巧，则整个智能装备的高速、高精度、稳定性和紧凑性越好，越能降低智能装备的设计制造成本、提高设备的性能，从而提升智能装备的竞争力。另一方面，通过图像处理单元同时处理多个图像获取装置传输过来的信号，可以充分利用图像处理单元的处理能力。

附图说明

图1是根据本实用新型的工业相机的原理示意图。

具体实施方式

下面结合附图，对本实用新型的具体实施方式进行详细描述，但应当理解本实用新型的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

如图1所示，根据本实用新型具体实施方式的一种工业相机，包括图像获取装置1和图像处理单元，图像获取装置1包括数字成像单元11和可编程逻辑器件CPLD12(本专利中也简称为CPLD芯片)(例如Xilinx公司的CoolRunner-II CPLD系列：XC2C32A)(作为一种替代方案，CPLD芯片也可以采用封装尺寸适宜于本专利的FPGA芯片，例如简易型FPGA，具体例如Xilinx公司的FPGA：Spartan-3系列的小型FPGA：XC3S50；需要特别注意，此处的FPGA与后续会提到的用于进行图像处理的FPGA芯片是两个不同的部件，其分别处于分体式设置的两个组成单元中，此处的FPGA芯片是位于微型单元部分，而后续提到的FPGA则是位于主控单元部分)，数字成像单元11用来拍摄对象，可编程逻辑器件CPLD12与数字成像单元11通过排线或插件连接(例如，CCD/CMOS芯片与可编程逻辑器件CPLD可以被设置在一块主板上)，可编程逻辑器件CPLD12用于将数字成像单元11输出的并行信号转换为串行信号，串行信号通过LVDS连接线缆传输给图像处理单元，图像处理单元可以为FPGA(Field-Programmable Gate Array)主控处理器(例如Xilinx公司的FPGA：Spartan-6)或DSP(Digital Signal Processing)主控处理器(例如TI公司的DSP：TMS320C6713)。

作为一种优选的实施方式，数字成像单元1包括CMOS芯片或CCD芯片(例如安森美(ON Semiconductor)CMOS：PYTHON 300、夏普(SHARP)CCD：RJ33B4AD0DT)。

作为一种优选的实施方式，图像获取装置1还包括信号放大单元，信号放大单元(例如TI公司的信号放大器/线缆驱动器：CLC006)用于将可编程逻辑器件CPLD的输出信号放大后输出。

上述方案中，通过设计一种全新的工业相机，在数字成像单元11的基础上增设一个可编程逻辑器件CPLD12，可编程逻辑器件CPLD12是一种CPLD(Complex Programable Logic Device)芯片，该可编程逻辑器件CPLD专门用来转换数字成像单元11的输出信号，将并行信号转串行信号，串行信号可以传输给后端的FPGA主控处理器或DSP主控处理器。数字成像单元11包括CCD或CMOS(都是数字成像)。如此，该图像获取装置1可以和图像处理单元分离，工业相机可以小型化，而工业相机的结构尺寸对智能装备的设计具有重大影响，越小巧成像部分对整个智能装备的高速、高精度、稳定性和紧凑性越好，越能降低智能装备的设计制造成本、提高设备的性能，从而提升智能装备的竞争力。另一方面，图像处理单元可以同时处理多个图像获取装置传输过来的信号，充分利用计算资源。

当然，本实施例的工业相机中的图像获取装置还包括输入接口、输出接口，输出接口用于与LVDS线缆连接，以便将转换后的串行信号传输，此外，图像获取装置还可以包括缓存单元，其用于提高缓存存储容量、提高处理效率或速度等，可选的，还在可以在图像处理单元设置缓存单元，以提高图像处理的效率。

需要补充说明的是，上述实施例中涉及到的芯片可以采购目前市场上的具体芯片产品，比如：

对于成像单元用的感光芯片，例如可以选自以下产品：

安森美(ON Semiconductor)CMOS:PYTHON 300、PYTHON 480、PYTHON 500、PYTHON1300；夏普(SHARP)CCD：RJ33B4AD0DT、RJ33J4AD0DT、RJ333CAD0DT等。

对于进行并行信号转串行信号的产品，例如可以选自以下产品：

Xilinx公司CPLD:CoolRunner-II系列CPLD，例如XC2C32A，XC2C64A。

Xilinx公司的FPGA：Spartan-3系列的小型FPGA，XC3S50。

Altera公司CPLD:MAX V系列CPLD，例如5M40Z，5M80Z等。

对于主控单元部分的主控处理器，例如可以选自以下产品：

FPGA((Field-Programmable Gate Array))主控处理器，可以采用Xilinx公司FPGA：Spartan-6、Altera公司FPGA、Cyclone IV。

DSP(Digital Signal Processor，数字信号处理器)：TI公司的DSP：TMS320C6713。

对于信号放大装置(线缆驱动器)例如可以采用：TI公司：CLC001、CLC006。

本实用新型通过将图像获取装置与图像处理装置分离(远程式分离)，两者之间通过线缆连接，从而可以将难以小型化的图像处理装置设置到对智能装备不会造成影响的位置，而为了能够将图像信号通过线缆的方式进行传输，引入了可编程逻辑器件CPLD或FPGA，用于对成像单元获取的图像信号(并行信号)进行转换处理为串行信号，这种串行信号可以通过例如LVDS连接线缆进行远距离传输给图像处理单元。为了满足超远距离传输，还可以进一步的引入信号放大单元，通过将串行信号放大，适用于超远距离传输的场景。

前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。