音视频编解码电路的制作方法

本实用新型涉及音视频编解码领域，特别涉及一种音视频编解码电路。

背景技术：

编解码器(codec)指的是一个能够对一个信号或者一个数据流进行变换的设备或者程序。这里的变换既包括将信号或者数据流进行编码(通常是为了传输、存储或者加密)或者提取得到一个编码流的操作，也包括为了观察或者处理从这个编码流中恢复适合观察或操作的形式的操作。编解码器经常用在视频会议和流媒体等应用中。传统音视频编解码电路的内部供电电路使用的元器件较多，布线复杂，不便于维护，且硬件成本较高。另外，传统音视频编解码电路的内部供电电路缺少相应的电路保护功能，例如：防信号干扰功能，造成电路的安全性和可靠性较差。

技术实现要素：

本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种电路结构较为简单、成本较低、方便维护、电路的安全性和可靠性较高的音视频编解码电路。

本实用新型解决其技术问题所采用的技术方案是：构造一种音视频编解码电路，包括控制器、编码输入存储器、音视频编码器、编码输出存储器、解码输入存储器、音视频解码器、解码输出存储器、数据输入端口、数据输出端口、控制端口和电源模块，所述控制端口通过控制总线与所述控制器连接，所述控制器通过控制线分别与所述编码输入存储器、音视频编码器、编码输出存储器、解码输入存储器、音视频解码器和解码输出存储器连接，所述编码输入存储器通过数据线与所述音视频编码器连接，所述音视频编码器通过数据线与所述编码输出存储器连接，所述解码输入存储器通过数据线与所述音视频解码器连接，所述音视频解码器通过数据线与所述解码输出存储器连接，所述数据输入端口通过数据总线分别与所述编码输入存储器和解码输入存储器连接，所述数据输出端口通过数据总线分别与所述编码输出存储器和解码输出存储器连接，所述电源模块通过电源线与所述控制器连接；

所述电源模块包括电压输入端、电压输出端、第一三极管、第二三极管、第一电容、第二电容、第一电阻、第二电阻、第三电阻、第四电阻、第三三极管、第四三极管、第五三极管、第五电阻、第六电阻、第七电阻、时基芯片和第八电阻，所述电压输入端的一端分别与所述第一三极管的集电极、第二电容的一端、第三电阻的一端和第四三极管的集电极连接，所述第一三极管的基极分别与所述第一电阻的一端、第二电阻的一端和电压输入端的另一端连接，所述第一三极管的发射极分别与所述第一电阻的另一端和第二三极管的发射极连接，所述第二三极管的集电极与所述第二电容的另一端连接，所述第二三极管的基极与所述第二电阻的另一端连接；

所述第三电阻的另一端分别与所述第四电阻的一端和第三三极管的基极连接，所述第四电阻的另一端分别与所述第二三极管的基极和第三三极管的发射极连接，所述第四三极管的基极通过所述第五电阻与所述时基芯片的触发端连接，所述第四三极管的发射极分别与所述时基芯片的清零端、电源端和电压输出端的一端连接，所述第三三极管的集电极分别与所述第五三极管的集电极和时基芯片的放电端连接，所述第五三极管的基极与所述第六电阻的一端连接，所述第六电阻的另一端分别与所述第三三极管的发射极和第七电阻的一端连接，所述第七电阻的另一端分别与所述第五三极管的发射极和时基芯片的接地端连接，所述时基芯片的电压控制端与所述第一电容的一端连接，所述时基芯片的输出端与所述第八电阻的一端连接，所述第一电容的另一端分别与所述第八电阻的另一端和电压输出端的另一端连接，所述第二电容的电容值为280pF。

在本实用新型所述的音视频编解码电路中，所述电源模块还包括第一二极管，所述第一二极管的阳极与所述第三电阻的一端连接，所述第一二极管的阴极与所述第四三极管的集电极连接，所述第一二极管的型号为S-272T。

在本实用新型所述的音视频编解码电路中，所述电源模块还包括第三电容，所述第三电容的一端与所述第三三极管的集电极连接，所述第三电容的另一端与所述时基芯片的放电端连接，所述第三电容的电容值为370pF。

在本实用新型所述的音视频编解码电路中，所述电源模块还包括第九电阻，所述第九电阻的一端与所述第四三极管的发射极连接，所述第九电阻的另一端与所述电压输出端的一端连接，所述第九电阻的阻值为39kΩ。

在本实用新型所述的音视频编解码电路中，所述第一三极管、第二三极管、第三三极管、第四三极管和第五三极管均为NPN型三极管。

实施本实用新型的音视频编解码电路，具有以下有益效果：由于设有音视频编解码电路，包括控制器、编码输入存储器、音视频编码器、编码输出存储器、解码输入存储器、音视频解码器、解码输出存储器、数据输入端口、数据输出端口、控制端口和电源模块，电源模块包括电压输入端、电压输出端、第一三极管、第二三极管、第一电容、第二电容、第一电阻、第二电阻、第三电阻、第四电阻、第三三极管、第四三极管、第五三极管、第五电阻、第六电阻、第七电阻、时基芯片和第八电阻，该电源模块相对于传统音视频编解码电路的内部供电电路，其使用的元器件较少，由于节省了一些元器件，这样可以降低硬件成本，另外，第二电容用于防止第一三极管与第二三极管之间的干扰，因此电路结构较为简单、成本较低、方便维护、电路的安全性和可靠性较高。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型音视频编解码电路一个实施例中的结构示意图；

图2为所述实施例中控制端口的结构示意图；

图3为所述实施例中电源模块的电路原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型音视频编解码电路实施例中，该音视频编解码电路的结构示意图如图1所示。图1中，该音视频编解码电路包括控制器1、编码输入存储器2、音视频编码器3、编码输出存储器4、解码输入存储器5、音视频解码器6、解码输出存储器7、数据输入端口8、数据输出端口9、控制端口10和电源模块11，其中，控制端口10通过控制总线与控制器1连接，控制器1通过控制线分别与编码输入存储器2、音视频编码器3、编码输出存储器4、解码输入存储器5、音视频解码器6和解码输出存储器7连接，编码输入存储器通2过数据线与音视频编码器3连接，音视频编码器3通过数据线与编码输出存储器4连接，解码输入存储器5通过数据线与音视频解码器6连接，音视频解码器6通过数据线与解码输出存储器7连接，数据输入端口8通过数据总线分别与编码输入存储器2和解码输入存储器5连接，数据输出端口9通过数据总线分别与编码输出存储器4和解码输出存储器7连接，电源模块11通过电源线与控制器1连接。

具体而言，该音视频编解码电路可以完成8种码型的编/解码。控制器1可以根据不同需求设置和控制1～8种码型的参数和状态。

图2为本实施例中控制端口的结构示意图，图2中，A为地址线，B为启动脉冲控制线，C为编解码控制线，D为输出脉冲控制线，E为运算完成指示信号线，F为忙闲指示信号线。控制端口10的编/解码控制方式为：控制总线由地址线、启动脉冲控制线、编解码控制线、输出脉冲控制线、运算完成指示信号线和忙闲指示信号线组成，地址线上的信号负责选择BCH码型；编解码控制线上的信号控制编码还是解码功能；启动脉冲控制线控制编解码的开始。工作时启动脉冲控制线上的启动脉冲将控制器1的内部信号复位，脉冲过后数据线上的数据将会串行输入到编码输入存储器2/解码输入存储器5，当检测到输入完成后，启动音视频编码器3/音视频解码器6，完成编/解码，将数据串行存储到编码输出存储器4/解码输出存储器7。当编/解码完成后，将运算完成指示信号线置为高电平。需要数据输出时，在输出脉冲控制线上输入输出脉冲信号，则编码输出存储器4/解码输出存储器7中的数据将会在输出端口数据线中串行顺序输出。忙闲指示信号线用于标识系统的忙闲状态。该音视频编解码电路的编解码实现方式为：BCH码型由配置文件预先设定，控制器1可以通过控制总线在预设的1～8种BCH码型编解码型之间进行转换。

图3为本实施例中电源模块的电路原理图，图3中，该电源模块11包括电压输入端Vin、电压输出端Vo、第一三极管Q1、第二三极管Q2、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第三三极管Q3、第四三极管Q4、第五三极管Q5、第五电阻R5、第六电阻R6、第七电阻R7、时基芯片U1和第八电阻R8，其中，电压输入端Vin的一端分别与第一三极管Q1的集电极、第二电容C2的一端、第三电阻R3的一端和第四三极管Q4的集电极连接，第一三极管Q1的基极分别与第一电阻R1的一端、第二电阻R2的一端和电压输入端Vo的另一端连接，第一三极管Q1的发射极分别与第一电阻R1的另一端和第二三极管Q2的发射极连接，第二三极管Q2的集电极与第二电容C2的另一端连接，第二三极管Q2的基极与第二电阻R2的另一端连接。

第三电阻R3的另一端分别与第四电阻R4的一端和第三三极管Q3的基极连接，第四电阻R4的另一端分别与第二三极管Q2的基极和第三三极管Q3的发射极连接，第四三极管Q4的基极通过第五电阻R5与时基芯片U1的触发端连接，第四三极管Q4的发射极分别与时基芯片U1的清零端、电源端和电压输出端Vo的一端连接，第三三极管Q3的集电极分别与第五三极管Q5的集电极和时基芯片U1的放电端连接，第五三极管Q5的基极与第六电阻R6的一端连接，第六电阻R6的另一端分别与第三三极管Q3的发射极和第七电阻R7的一端连接，第七电阻R7的另一端分别与第五三极管Q5的发射极和时基芯片U1的接地端连接，时基芯片U1的电压控制端与第一电容C1的一端连接，时基芯片U1的输出端与第八电阻R8的一端连接，第一电容C1的另一端分别与第八电阻R8的另一端和电压输出端Vo的另一端连接。

该电源模块11相对于传统音视频编解码电路的内部供电电路，其使用的元器件较少，电路结构较为简单，方便维护，由于节省了一些元器件，这样可以降低硬件成本。另外，第二电容C2为耦合电容，用于防止第一三极管Q1与第二三极管Q2之间的干扰，因此电路的安全性和可靠性较高。值得一提的是，本实施例中，第二电容C2的电容值为280pF，当然，在实际应用中，第二电容C2的电容值可以根据具体情况进行相应调整。

由于第一三极管Q1与第二三极管Q2构成对管结构，根据对管结构的特性，第一三极管Q1的集电极与第二三极管Q2的集电极电压相等，第一三极管Q1的集电极电压由电源提供，所以第二三极管Q2的集电极电压将处于一个稳定值；正常工作时，第三三极管T3和第五三极管Q5均截止，时基芯片U1复位，时基芯片U1中的放电晶体管导通，从第四三极管Q4的基极吸取电流，使第四三极管Q4处饱和，电压便直接送主负载；当负载吸取电流超过规定值时，第七电阻R7上压降增加，使第五三极管Q5导通，时基芯片U1被触发，于是内部放电晶体管截止，然后第四三极管Q4也截止，将稳定电压与负载(单片机1)隔离，此时时基芯片U1处于单稳状态，单稳时间一到，只要负载过流现象不排除，时基芯片U1又重新触发，第四三极管Q4继续将负载隔离，保证负载电流稳定。

本实施例中，第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4和第五三极管Q5均为NPN型三极管。当然，在实际应用中，第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4和第五三极管Q5也可以均为PNP型三极管，但这时电路的结构也要相应发生变化。

本实施例中，该电源模块11还包括第一二极管D1，第一二极管D1的阳极与第三电阻R3的一端连接，第一二极管D1的阴极与第四三极管Q4的集电极连接。第一二极管D1为限流二极管，用于对第四三极管Q4的集电极电流进行限流保护，以进一步增强电路的安全性和可靠性。值得一提的是，本实施例中，第一二极管D1的型号为S-272T，当然，在实际应用中，第一二极管D1也可以采用其他型号具有类似功能的二极管。

本实施例中，该电源模块11还包括第三电容C3，第三电容C3的一端与第三三极管Q3的集电极连接，第三电容C3的另一端与时基芯片U1的放电端连接。第三电容C3为耦合电容，用于防止第三三极管Q3与第五三极管Q5之间的干扰，以更进一步增强电路的安全性和可靠性。值得一提的是，本实施例中，第三电容C3的电容值为370pF，当然，在实际应用中，第三电容C3的电容值可以根据具体情况进行相应调整。

本实施例中，该电源模块11还包括第九电阻R9，第九电阻R9的一端与第四三极管Q4的发射极连接，第九电阻R9的另一端与电压输出端Vo的一端连接。第九电阻R9为限流电阻，用于对第四三极管Q4的发射极电流进行限流保护，以进一步增强限流效果。值得一提的是，本实施例中，第九电阻R9的阻值为39kΩ，当然，在实际应用中，第九电阻R9的阻值可以根据具体情况进行相应调整。

总之，本实施例中，该电源模块11相对于传统音视频编解码电路的内部供电电路，其使用的元器件较少，电路结构较为简单，方便维护，由于节省了一些元器件，这样可以降低硬件成本。另外，该电源模块11中设有耦合电容，因此电路的安全性和可靠性较高。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。