部分回波消除双工的制作方法
本申请要求于2017年3月10日提交的来自美国临时专利申请序列号62/469,850的优先权的权益，该美国临时专利申请被整体地结合于本文中。
背景技术：
数据速率的增加是通信系统中的重要目标。为上游和下游传输使用相同的传输时间和频率并且应用回波消除的全双工传输是一种增加数据速率的方法，尤其针对需要对称的上游/下游比率和低等待时间的情况。在回波消除中，回波路径的模型被创建并用于为正被传输的信号估计回波。然后从所接收的信号减去该所估计的回波以增加信噪比。
附图说明
图1图示了具有两个独立的非位于一处的（non-co-located）用户的示例多用户双绞线网络。
图2图示了根据所描述的各种方面的支持使用部分回波消除双工的传输的示例部分回波消除系统。
图3图示了根据所描述的各种方面的可以由图2的系统生成以确定串扰效应并执行信道估计的探测序列（probesequence）的示例。
图4图示了根据所描述的各种方面的可以由图2的系统生成以确定串扰效应并执行信道估计的探测序列的附加示例。
图5a-5c图示了根据所描述的各种方面的被构造成执行各种类型的双工的示例帧。
图6a图示了用于各种类型的双工的数据速率区域。
图6b图示了根据所描述的各种方面被构造成执行部分时分和频分回波消除双工的示例帧。
图7图示了根据所描述的各种方面的用于执行部分回波消除双工的示例方法的流程图。
图8a-8e图示了可以在各种方面中使用的帧格式。
具体实施方式
现在将参照附图来描述本公开，其中相同的参考号码自始至终被用于指代相同的元件，并且其中所图示的结构和设备不一定按比例绘制。如在本文中所利用的，术语“模块”、“组件”、“系统”、“电路（circuit）”、“元件”、“切片”、“电路系统（circuitry）”等旨在指代与计算机相关的实体、硬件、软件（例如，在执行中）和/或固件。例如，电路系统或类似术语可以是处理器/在处理器上运行的进程、控制器、对象、可执行程序、存储设备和/或具有处理设备的计算机。作为说明，在服务器上运行的应用和该服务器也可以是电路系统。一个或多个电路可以驻留在同一个电路系统内，并且电路系统可以位于一个计算机上和/或分布在两个或更多个计算机之间。在本文中可以描述一组元件或一组其它电路，其中术语“组”可以被解释为“一个或多个”。
作为另一个示例，电路系统或类似术语可以是具有由电气或电子电路系统操作的机械零部件提供的特定功能性的装置，其中电气或电子电路系统可以被通过一个或多个处理器所执行的软件应用或固件应用操作。所述一个或多个处理器可以在装置的内部或外部，并且可以执行软件或固件应用的至少一部分。作为又一个示例，电路系统可以是通过没有机械零部件的电子组件提供特定功能性的装置；该电子组件可以在其中包括一个或多个处理器，以执行至少部分地赋予电子组件的功能性的软件和/或固件。
将理解：当元件被称为“电气连接”或“电气耦合”到另一个元件时，它可以物理连接或耦合到另一个元件，使得电流和/或电磁辐射可以沿着由元件形成的导电路径流动。当元件被描述为电气耦合或连接到彼此时，在该元件与另一个元件之间可能存在中间导电、电感或电容元件。进一步地，当电气耦合或连接到彼此时，一个元件可能能够在没有物理接触或中间组件的情况下感生其它元件中的电压或电流或者电磁波的传播。进一步地，当电压、电流或信号被称为被“施加”到元件时，该电压、电流或信号可以被通过物理连接的方式或者通过不涉及物理连接的电容、电磁或电感耦合的方式传导到元件。
术语示例性的使用旨在以具体方式呈现概念。在本文中所使用的术语仅用于描述特定示例的目的，并且不旨在限制示例。如在本文中所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清楚地指示。将进一步理解：当用在本文中时，术语“由……组成”、“包含”、“包括”和/或“含有”指定存在所陈述的特征、整数、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组。
在以下描述中，阐述了多个细节以提供对本公开的实施例的更彻底的解释。然而，对于本领域技术人员将显而易见的是：可以在没有这些特定细节的情况下实践本公开的实施例。在其它实例中，以框图形式而不是详细地示出公知的结构和设备，以便避免模糊本公开的实施例。另外，在下文中所描述的不同实施例的特征可以彼此组合，除非另外具体地指出。
电话线网络常常由具有多个双绞线的电缆包扎物（binder）组成，其为多个订户服务。在多对包扎物中，在分发点（dpu）处和客户驻地装备（cpe）端处都存在不同订户之间的近端串扰（next）。回波消除通常在线路的dpu和cpe端两者处都是可行的，因为传输信号对于本地接收器是已知的。然而，对于next，这不一定是该情况。在其中所有线路位于一处的dpu处，next源通常对于本地接收器是已知的，但是在cpe侧，next信号可能来自相邻的非位于一处的cpe。
在单个线路上，全双工可以被使用，如由线路衰减或回波消除的深度所限制的那样。在点对点mimo中，除了回波消除之外，还可以消除不同线路的发射机与接收机之间的next，因为所有传输信号对于同一物理位置处的接收机可用。
在多订户情况下，next可以被在dpu处消除，但是不能在cpe之间消除，由于cpe不是位于一处的，这大大限制了用于全双工的下游数据速率。因此，多订户线路中的全双工当前仅可能用于next弱的情况，其以非常低的频率或在非常特定的部署场景中发生。这些情况都不适用于通过双绞线或类似金属接入的通用高速接入网络。
当前的g.fast系统使用时分双工（tdd）来及时分离上游和下游传输以消除next。传统的xdsl系统应用回波消除（例如，hdsl或shdsl）并且以相当低的频率进行操作，其中next相对小并且回波的消除是足够的。
诸如千兆以太网（ieee1gbaset标准）和万兆以太网（ieee10gbaset标准）之类的高频全双工传输系统使用利用mimo技术的位于一处的收发机来避免自身next，并且使用特殊屏蔽电缆来避免来自多用户电缆束的其它电缆的next。多用户检测也已用于解决多用户场景中的next。然而，该解决方案高度复杂并且经受精度问题。因而，不存在为部署在通用多用户电缆包扎物（即，为非位于一处的用户服务的电缆包扎物）中的线路提供全双工操作的令人满意的当前解决方案。
图1图示了具有两个独立的非位于一处的订户（即，cpe）的多用户双绞线网络100的示例。在该示例中，每个cpe使用两对电线连接到dpu。每一cpe的两对电线体现2对接合解决方案，以增加数据速率。在该情况下，全next消除仅可能在dpu侧，其中所有传输和接收信号是位于一处的。类似地，可能在连接每个cpe的两对之间消除在cpe侧的next。然而，cpe不知道其它cpe的传输信号，并且因此两个cpe之间的next不能被消除。在高频处，cpe之间的next成为下游的支配干扰者，并且因而全双工传输对于某些频率来说变得低效。因此重要的是尽可能多地减轻由来自非位于一处的cpe的next引起的信噪比（snr）降级。可以使用在g.fast或矢量化vdsl2中采用的矢量化技术（按照itu-tg.993.5）来消除在位于一处的cpe和非位于一处的cpe两者的线路之间发生的远端串扰（fext）。
在本文中描述了允许在线路被启动时估计独立的非位于一处的订户之间的上游和下游信道中的串扰效应的技术。在数据帧的常规传输和接收（常常称为“示出时间（showtime）”）期间更新这些估计。进一步地，基于获得的估计，可以执行部分回波消除（ec），其中在上游和下游传输方向上基于每一频率调整不同线路中的传输时间和/或传输功率，使得next的影响大大减小。对于任何给定的性能优化标准，可以调节在部分ec操作期间时间和频率上的重叠量以针对每个特定信道条件最大化数据速率。
所描述的系统、方法和电路系统允许使用回波消除的多用户全双工传输，甚至在由于缺乏干扰信号的知识而不能消除next的场景中也是如此。本发明标识允许回波消除的高效使用的传输时间、频率和传输信号电平。对于其中同时的上游和下游传输不可行的传输时间和传输频谱的部分，（通过使用tdd或fdd双工）避免next或回波或两者。
图2图示了使用部分回波消除技术调整传输的数据速率的示例部分回波消除双工系统200。在一个示例中，系统200被实现在dpu中，并且控制dpu中以及cpe中的收发机。系统200包括信道评估电路系统210和部分回波消除电路系统220。信道评估电路系统210被配置成：以计及来自非位于一处的设备的next和/或fext的方式确定针对上游和下游信道的串扰效应，诸如snr，和/或next回波耦合，和/或fext回波耦合。部分回波消除电路系统220被配置成在必要时使用部分回波消除来调整数据速率以补偿next和/或fext。
部分回波消除电路系统220包括数据速率计算电路系统230、模式选择电路系统240和帧构造电路系统250。数据速率计算电路系统230被配置成基于由信道评估电路系统210确定的串扰效应来计算上游（us）数据速率rus和下游（ds）数据速率rds。模式选择电路系统240被配置成基于目标数据速率来选择全回波消除双工模式或部分回波消除双工模式。帧构造电路系统250被配置成控制上游和下游数据帧的构造和传输，以实现所选择的回波消除双工模式。
图3和4图示了可以分别由信道评估电路系统310、410生成以确定串扰效应的探测帧的两个示例。基于信道的知识而确定串扰效应，该信道包括直接信道和串扰信道（fext和next）。用于多线路电缆包扎物和非位于一处的cpe的直接和fext信道的估计广泛用在现有系统中，诸如矢量化vdsl2（itu-tg.993.5）和g.fast（itu-tg.9701）。在具有位于一处的输入与输出的线路之间的next的估计在mlmo技术中也是公知的。然而，没有技术被已知用来估计来自非位于一处的cpe的next，这是多用户环境中的全双工操作中的关键问题。
图3图示了next和fext评估技术，其中信道评估电路系统310生成用于联合next/fext评估的对齐的探测符号。在全双工的情况下，可以联合做next和fext评估。为此，信道评估电路系统310生成携带在时间上是对齐的探测序列的ds和us符号。在所图示的探测序列中，描绘了七个符号“位置”。每个位置或者携带数据符号（“d”）、sync符号，或者是安静位置（q）。出于该描述的目的，帧中的安静位置和空白或空符号将被认为是相同的。
现在参考图3，示出了第一组探测序列330和第二组序列340。在两组中，在其训练期间的对合线路使用时分双工（tdd）来避免回波，直到回波消除器被充分训练，如训练序列中所示。填充有训练符号的符号位置被表示为“t”。
为了从多个线路标识next和fext信道，由每个cpe在预定义的上游符号的所有相关音调（tone）上并且由dpu在预定义的下游符号（图3和4中的sync符号）上传输特殊预定义序列（进一步称为“探测序列”，其通常是相互正交的，诸如walsh-hadamard序列，或者是伪正交的，诸如m-序列）。所有线路的所有上游sync符号位置在时间上相互对齐。所有下游sync符号位置也在时间上相互对齐。为了适应不同线路中的不同延迟，可以应用适当的循环扩展。在一个示例中，代替每一帧两个sync符号位置，每一帧使用单个sync符号位置来估计上游和下游next和/或fext两者。
信道估计电路系统310关于用于传输的所有音调或关于音调的子集来估计信道。在关于音调的子集的信道估计的情况下，例如通过内插来从估计的音调导出针对中间音调的信道估计。在估计信道时，信道估计电路系统310以计及来自非位于一处的设备的next和/或fext的方式确定针对上游和下游信道的串扰效应，诸如snr，和/或next回波耦合，和/或fext回波耦合。
图3示出了以tdd模式进行操作的对合线路（在其训练的相关部分期间）和以全双工进行操作的“操作”线路（即，在与训练相对的“示出时间”期间）的示例。图3中示出两种方法。该组序列330示出一种情况，其中第一符号位置332中的下游sync符号和第二符号位置337中的上游sync符号在时间上是对齐的，并且所有线路在上游和下游方向两者上通过sync符号传输探测序列。由于上游和下游序列是相互正交的，因此可以估计所有串扰信道（上游和下游中的fext以及上游和下游中的next）。在第一sync位置332期间，测量下游信道snr，并且由信道估计电路系统310估计下游信道fext和下游信道next（dpu侧）。在第一sync位置332期间还执行回波估计。在第二sync位置337期间，测量上游信道snr，并且由信道估计电路系统310估计上游fext和next（cpe侧）。在第二sync位置337期间还执行回波估计。
在该组序列340中所示的示例中，在对合和示出时间线路两者中停止在第二next信道估计符号位置347（next-ts）期间的下游sync符号传输（分配安静时段），以避免存在于next估计中的下游fext分量。这可以通过在与上游sync符号相同的位置处发送（没有探测序列或具有仅包含零功率（z）元素的探测序列的）安静的下游sync符号来实现。类似地，在上游发送安静符号，而在符号位置342中的下游发送sync符号。在第一sync位置342期间，测量下游信道snr，并且由信道估计电路系统310估计下游信道fext和下游信道next（dpu侧）。在第一sync位置342期间还执行回波估计。在第二sync位置347期间，测量上游信道snr，并且由信道估计电路系统310估计上游fext和next（cpe侧）。在第二sync位置347期间还执行回波估计。
在一个示例中，为了估计next和fext，dpu在探测序列传输的一次或多次重复之后收集错误信号，而sync符号的子载波的传输psd不变。dpu经由ds管理信道向cpe指示何时收集到足够数目的探测序列循环。进一步地，dpu可以在先前释放的next-ts位置中开始（数据或管理信息）的下游传输。
在另一个示例中，dpu可以使用联合迭代过程用于fext/next估计，该联合迭代过程包括在上游和下游sync符号两者中适配子载波的传输功率。在从所有cpe接收一组错误信号之后，dpu经由下游管理信道向每个cpe传送应当向针对下一组被报告的错误信号的上游sync符号的每个子载波设置什么传输功率。进一步地，dpu更新下游sync符号中的子载波的传输功率，并且cpe更新上游sync符号中的子载波的功率，使得在两个方向上用修改的传输功率获得下一组错误信号。当dpu断定已经执行了足够数目的迭代时，该过程收敛。lms算法是一种典型类型的迭代过程。
在另一个示例中，探测序列携带随机值（诸如prbs或用户数据），并且dpu运行在sync符号期间更新us子载波的传输功率的迭代过程，如上所描述的。针对该示例的收敛过程通常相对慢。在另一个示例中，dpu在携带仅包含z元素的探测序列的next-ts位置上传输sync符号。
在另一个示例中，在dpu侧预编码下游sync符号以消除fext，并且在dpu侧均衡上游sync符号。在另一个示例中，未在dpu侧预编码下游sync符号，并且未在dpu侧均衡上游sync符号，使得sync符号经历全fext。
在另一个示例中，在sync符号期间消除next和回波，并且仅估计残留的next和回波。这可以在上游以及在下游方向上（在next来自位于一处的收发机的情况下）使用，例如，以运行用于next消除器训练的自适应算法。在另一个示例中，未在sync符号期间消除next和回波，并且信道估计包含全next和回波。在利用随后的信道估计和消除器计算步骤对next和回波消除器的开环更新的情况下，这可以在上游以及在下游方向上使用。
图4图示了示例信道估计电路系统410，其在没有对齐的探测符号的情况下执行串扰效应评估，使得fext和next被独立地评估。如图3中的对合线路从tdd帧格式开始。第一sync符号位置432中的下游和上游sync符号被放置在不同符号位置处的探测序列中（而所有线路中的下游sync符号相互对齐，并且所有线路中的第二sync位置437中的上游sync符号相互对齐）。通过使用tdd，对合线路可以避免回波，直到回波消除器被训练得足够准确。在图4中所示的示例中，不需要选择探测序列使得sync符号中的上游和下游探测序列相互正交。仅不同线路的上游探测序列应当相互正交。在该组序列430中，示出时间线路在训练线路的上游sync符号位置处传输送数据，由于来自操作线路的next，这可能降低信道估计质量。在第一sync位置432期间，测量下游信道snr，并且由信道估计电路系统410估计下游信道fext和下游信道next（dpu侧）。在第一sync位置432期间还执行回波估计。在第二sync位置437期间，测量上游信道snr，并且由信道估计电路系统410估计上游fext和next（cpe侧）。在第二sync位置437期间还执行回波估计。
通过在训练线路的上游sync符号位置处传输示出时间线路上的安静符号，在该组序列440中改进了信道估计的质量。在第一sync位置442期间，测量下游信道snr，并且由信道估计电路系统410估计下游信道fext和下游信道next（dpu侧）。在第一sync位置442期间还执行回波估计。在第二sync位置447期间，测量上游信道snr，并且由信道估计电路系统410估计上游fext和next（cpe侧）。在第二sync位置447期间还执行回波估计。
进一步地，在示出时间期间，常规地更新next估计并且可以使用该组序列330或430。由于通常在超帧期间将sync符号传输一次，因此每一超帧一个下游符号位置的丢失导致不显著的性能损失。它也可以与如当前在g.fast（g.9701）中定义的不连续操作（do）相结合。
在一个示例中，dpu在上游探测序列传输的一次或多次重复之后收集错误信号，而上游sync符号的子载波的传输psd不变。dpu经由下游管理信道向cpe指示何时收集到足够数目的探测序列循环。在另一个示例中，上游中的探测序列携带伪随机随机位值（诸如prbs或用户数据），并且dpu运行在sync符号期间更新us子载波的传输功率的迭代过程，如上所描述的。针对该示例的收敛过程通常相对慢。
既然已经描述了若干信道估计技术，将详细阐述部分回波消除。部分回波消除技术可以由图2的部分回波消除电路系统220执行。回想数据速率计算电路系统230被配置成计算在存在next的情况下的上游和下游数据速率。在上游和下游传输时间和传输频谱的全重叠（即，全ec双工）（由于next的影响或不能完美地消除回波）不是实现最高数据速率的最佳时的情况下，模式选择电路系统240可以选择部分回波消除双工模式。如以下将更详细描述的，部分回波消除双工模式可以以三种不同的方式来实现。部分回波消除双工可以利用在帧中所选择的符号位置期间的部分频率重叠，在帧中（所选择的符号位置期间）的部分传输时间重叠，或者部分时间和频率重叠的组合。另外，可以在帧中所选择的符号位置期间对特定子载波或所有子载波应用传输功率的降低。
在一些示例中，模式选择电路系统240关于期望的上游/下游数据速率比率或者上游与下游数据速率之间的目标关系，而且还关于某个频段内的接收信号强度和串扰强度来确定特定重叠和非重叠频率。
在一个示例中，模式选择电路系统240选择部分传输时间重叠，以允许通过独有的下游传输时间、重叠的us/ds传输时间和独有的上游传输时间的对应设置来非常有效地控制上游与下游数据速率之间的比率。传输时间、传输频率谱和传输功率的特定分配，不同的优化目标是可能的。例如，模式选择电路系统240可以选择最大化速率和（sum-rate）（us+ds）或加权速率和
为了分析不同的方案，信道评估电路系统210确定串扰效应，并且数据速率计算电路系统230基于所确定的串扰效应来计算针对全回波消除情况的数据速率。假设完美的next和fext消除，则线路v和载波k的上游snr
其中
对于下游方向，来自连接到线路
其中
数据速率计算电路系统240例如通过以下来计算线路v上的数据速率（具有/不具有next的下游数据速率，或者上游数据速率）：
其中γ计及归因于qam调制的snr间隔到容量、所使用的信道编码方案以及所应用的snr容限γm（被要求作为针对目标数据错误率的条件）。
取决于相关联的标准，在dsl技术中使用不同的双工方案。虽然g.fast使用tdd，但vdsl2使用fdd。在两种情况下，存在用于串扰信道估计的专用管理符号，例如sync符号，以及用于承载帮助信道估计所必需的开销信道的其它传输部件（例如，特殊符号或数据单元）。图5a、5b和5c图示了用于不同类型的双工的各种成帧场景。图5a图示了用于时分双工（tdd）的成帧。图5b图示了用于全回波消除（ec）双工的成帧。图5c图示了用于部分时分回波消除双工的成帧（其也适于cpe侧的非位于一处的next的情况，如上所描述的）。帧构造电路系统250（图2）根据成帧场景中的所选择的一个来构造传送传输数据的帧。
甚至在（因为dssnr仍然足够高）存在一些未消除的next的情况下，也可能存在在其处全双工的使用增加了上游与下游数据速率的和的频率，而对于其它频率，上游和下游数据速率的和或加权和由于next（因为没有剩余ds容量）而较低。因此，以上所描述的所有成帧选项允许在所有或所选择的符号位置内部使用fdd。这意味着在所选择的符号位置期间，上游传输发生在第一组特定信道频率（例如，所有可用信道频率）上，而下游传输发生在第二组不同的传输频率上。进一步地，在其它符号位置处，下游传输发生在第一组频率上，而上游传输发生在第三组不同的传输频率上。
频域中的部分回波消除的简单方案是禁用针对在其上上游和下游数据速率（在有next的情况下）的加权和小于可以通过使用tdd（即，当仅传输ds或仅传输us时）实现的加权和的频率的上游传输，这例如给出：
其中
为了进一步增加部分ec双工的益处，代替针对全双工传输启用或禁用某些子载波的硬判决，模式选择电路系统240可以控制传输帧的发射机，使得这些子载波上的传输psd或功率电平减小，留下一些可用的信道容量，但是大大减少对相反传输方向的伤害。进一步地，模式选择电路系统240可以指示线路另一端处的发射机组件：增加相反方向上的对应子载波的传输psd，从而提供更高的位速率。这样，可以优化上游和下游两者中的传输频谱，从而允许通过使用中间传输功率值、基于所选择的优化标准（例如，最大化us+ds数据速率或者提供在某个目标上方的每个方向上的数据速率等）来在两个传输方向上最大化数据速率。虽然优化标准和算法可以不同，但是模式选择电路系统240的目标是选择最优部分ec双工模式和/或psd级别，从而基于所选择的标准来提供最佳结果。
所提及的传输频谱优化基于用于双绞线线路上的数据传输的应当被满足的数据速率目标和功率约束。通常存在所应用的两个传输功率约束：每一线路频谱掩模（spectralmask）约束
和每一线路功率和约束
其中矢量
最大化上游和下游数据速率的加权和并求解最优功率分配导致不同的上游/下游比率，这形成最优速率区域。例如，可以根据以下标准来设置上游和下游数据速率的加权和：
其被最大化，考虑未消除的cpenext。可以根据以下、通过朝着增加数据速率的梯度步来解决来优化问题：
其中需要未消除的cpenext路径的信道估计。
在没有频谱优化的情况下，用在整个帧期间使用的全双工，可以达到具有高上游和低下游速率的仅一个数据速率点。具有针对上游和下游的不同权重的频谱优化允许获得更对称的速率并且进一步增加上游和下游数据速率的和（所选择的优化标准）。
如刚才所描述的，部分fd/ec双工潜在地实现比部分td/ec双工高的聚合（us+ds）数据速率，如图6a中所示。在图6a中为了说明而示出用于多用户部分ec的通用数据速率区域。tdd系统在上游和下游传输之间切换，并且因此实现上游和下游速率的某种组合，如由被表示为“tdd”的线所指示的。用部分td/ec双工，下游传输在上游时间位置期间继续，并且如由线“部分tdec双工”指示的数据速率是可行的，该数据速率总是高于tdd速率，而在更高的上游速率被请求时速率增益增加。具有频谱优化的部分fd/ec双工的使用允许数据速率达到虚线速率区域上的任何点。由于未消除的next，部分fd/ec双工的速率区域不一定是凸的。除此之外，上游/下游数据速率比率的改变需要重新做频谱优化，这花费时间并且不允许在不同的上游/下游数据速率比率之间快速切换。
为了组合部分td/ec双工和部分fd/ec双工两者的优点，帧构造电路系统250可以使用如图6b中所示的帧格式来实现部分td/ec双工模式和部分fd/ec双工模式加频谱优化。就速率区域而言，这对应于图6a中被表示为“部分fd+tdec优化”的线。该帧由其中用针对下游的优先级执行频谱优化的符号和其中用针对上游的优先级执行优化的其它符号组成。
图7图示了用于在第一设备与第二设备之间向上游并且在第二设备与第一设备之间向下游的数据的方法700的流程图。在710处，该方法包括确定针对上游信道的串扰效应。在720处，该方法包括确定针对下游信道的串扰效应。上游或下游串扰效应或两者包括来自第三设备（或多个设备）的next，该第三设备（或多个设备）相对于第一设备和第二设备是非位于一处的。在730处，该方法包括：基于上游串扰效应和下游串扰效应，调整上游传输或下游传输的数据速率。
从前面的描述可以看出：所描述的系统、方法和电路系统在具有next的多用户线路中使用回波消除（ec）双工来最大化全双工的使用。与tdd或fdd相比，全ec双工的使用具有优势，由于全ec双工允许在相同频率谱上在两个方向上的同时传输，这大大增加数据速率。取决于特定场景和/或优化标准，可以实现部分ec传输，其中不在所有时间位置和/或频带中执行全ec。在部分ec双工操作期间的在上游与下游之间的频率和时间重叠的优化基于实际信道条件和上游到下游数据速率比率要求，从而改进全双工通信的效率。在所有串扰线路上的部分ec双工操作期间在上游和下游通信中使用总体psd优化进一步改进了性能。
图8a、8b、8c和8d图示了可以在各种方面中使用的帧格式。图8a图示了可以在各种方面中使用的周期性帧结构800。帧结构800具有预定持续时间并且以周期性方式重复，其中重复间隔等于预定持续时间。帧800被划分为两个或更多个子帧805。在一方面中，子帧可以具有可以不相等的预定持续时间。在替代方面中，子帧可以具有被动态确定并且在帧800的随后重复之间改变的持续时间。
图8b图示了使用频分双工（fdd）的周期性帧结构的一方面。在fdd的一方面中，下游帧结构810由dpu传输到一个或多个cpe设备，并且上游帧结构820由一个或多个cpe设备的组合传输到dpu。
在图8d中示出了可以在一些方面中使用的帧结构的另一示例。在该示例中，帧800具有10ms的持续时间。帧800被划分为符号位置，每个持续时间为0.5ms，并且被从0到19编号。另外，被编号2i和2i+1的每对邻近符号位置被称为子帧，其中i是整数。在一些方面中，使用图8d的帧格式，每个子帧可以包括下游控制信息、下游数据信息、上游控制信息和上游数据信息中的一个或多个的组合。可以为每个子帧独立地选择信息类型和方向的组合。
在图8e中示出了可以在一些方面中使用的帧结构的示例，图示了下游帧850和上游帧855。根据一些方面，下游帧850和上游帧855可以具有10ms的持续时间，并且可以用相对于下游帧850的定时提前860传输上游帧855。根据一些方面，下游帧850和上游帧855每个都可以被划分为两个或更多个子帧865，其持续时间可以是1ms。根据一些方面，每个子帧865可以由一个或多个符号位置870组成。
在一些方面中，根据图8d和8e的示例，可以以ts为单位来表示时间间隔。根据图8d中所图示的示例的一些方面，ts可以被定义为1/（30,720×1000）秒。根据图8d的一些方面，帧可以被定义为具有持续时间30,720.ts，并且符号位置可以被定义为具有持续时间15,360.ts。根据图8e中所图示的示例的一些方面，ts可以被定义为：
其中δfmax=480×103，并且nf=4,096。根据图8e中所图示的示例的一些方面，可以基于数字命理学参数来确定符号位置的数目，该数字命理学参数可能与用于传输的多载波信号的子载波之间的频率间隔相关。
虽然以下将所述方法说明和描述为一系列动作或事件，但是将领会到：所说明的这样的动作或事件的次序不应被在限制性的意义上解释。例如，一些动作可以以不同的次序发生和/或与除了在本文中所图示和/或所描述的那些动作或事件之外的其它动作或事件同时发生。另外，可能不需要所有说明的动作来实现在本文中的公开内容的一个或多个方面或实施例。而且，可以在一个或多个分离的动作和/或阶段中执行在本文中描绘的动作中的一个或多个。
虽然已经相对于一个或多个实现而说明和描述了本发明，但是可以在不脱离所附权利要求书的精神和范围情况下对所说明的示例进行变更和/或修改。特别关于由以上所描述的组件或结构（组装件、设备、电路、系统等）执行的各种功能，除非另外指示，否则用于描述这样的组件的术语（包括对“部件”的引用）旨在对应于执行（例如，功能性上等同的）所描述的组件的指定功能的任何组件或结构，即使在结构上不等同于执行在本文中说明的本发明的示例性实现中的功能的所公开的结构。
示例可以包括诸如方法、用于执行该方法的动作或块的部件、包括指令的至少一种机器可读介质之类的主题，所述指令在由机器执行时使机器实行所述方法或者装置或系统的动作，所述装置或系统用于根据在本文中所描述的实施例和示例使用多种通信技术的并发通信。
示例1是一种部分回波消除双工系统，包括信道估计电路系统，该信道估计电路系统被配置成：确定第一设备与第二设备之间的针对的上游信道的上游串扰效应，并且确定第一设备与第二设备之间的针对的下游信道的下游串扰效应。上游串扰效应、下游串扰效应或两者包括来自第三设备的近端串扰，该第三设备相对于第一设备和第二设备是非位于一处的。该系统还包括部分回波消除双工电路系统，该部分回波消除双工电路系统被配置成基于上游串扰效应和下游串扰效应来调整上游传输或下游传输的数据速率。
示例2包括示例1的元素，包括或省略可选元素，其中信道估计电路系统被配置成通过以下来确定上游串扰效应和确定下游串扰效应：传输上游数据帧和下游数据帧，其中上游数据帧和下游数据帧中的一个或两者在第一符号位置中包括同步符号或安静符号；并且在第一符号位置期间测量下游信道snr、上游信道snr、下游信道远端串扰耦合、上游信道远端串扰耦合、下游信道近端串扰耦合和上游信道近端串扰中的一个或多个。
示例3包括示例2的元素，包括或省略可选元素，其中信道估计电路系统被配置成通过以下来确定上游串扰效应和确定下游串扰效应：传输上游数据帧和下游数据帧，其中上游数据帧和下游数据帧中的一个或两者在第一符号位置和第二符号位置中包括同步符号或安静符号；在第一符号位置期间测量下游信道snr、下游信道远端串扰耦合和下游信道近端串扰耦合中的一个或多个；并且在第二符号位置期间测量上游信道snr、上游信道远端串扰耦合和上游信道近端串扰耦合中的一个或多个。
示例4包括示例2的元素，包括或省略可选元素，其中上游数据帧和下游数据帧两者在第一符号位置中都包括同步符号。
示例5包括示例2的元素，包括或省略可选元素，其中上游数据帧和下游数据帧中的一个在第一符号位置中包括同步符号，并且上游数据帧和下游数据帧中的另一个在第一符号位置中包括安静符号。
示例6包括示例1-5的元素，包括或省略可选元素，其中部分回波消除双工电路系统被配置成通过以下来调整数据速率：构造上游数据帧和下游数据帧，使得在至少一个符号位置期间，上游数据帧或下游数据帧或两者包括在比同一上游数据帧或下游数据帧或两者的其它符号位置少的信道频率上编码的数据。
示例7包括示例1-5的元素，包括或省略可选元素，其中部分回波消除双工电路系统被配置成通过以下来调整数据速率：构造上游数据帧和下游数据帧，使得：i）在第一符号位置期间，上游数据帧和下游数据帧两者都包括在特定信道频率上编码的数据，以及ii）在第二符号位置期间，上游数据帧或下游数据帧中的一个而不是两者不包括在特定信道频率上编码的数据。
示例8包括示例1-5的元素，包括或省略可选元素，其中部分回波消除双工电路系统被配置成通过以下来调整数据速率：构造上游数据帧和下游数据帧，使得：i）在第一符号位置期间，上游数据帧包括在第一组信道频率上编码的数据，并且下游数据帧包括在与第一组不同的第二组信道频率上编码的数据；以及ii）在第二符号位置期间，下游数据帧包括在第一组信道频率上编码的数据，并且上游数据帧包括在与第一组不同的第三组信道频率上编码的数据。
示例9包括示例1-5的元素，包括或省略可选元素，其中部分回波消除双工电路系统被配置成通过以下来调整数据速率：构造上游数据帧和下游数据帧，并且指示发射机传输上游数据帧或下游数据帧中的一个，以在数据帧中的至少一个符号位置期间以与被用来在同一数据帧中的其它符号位置处进行传输的功率电平相比降低的功率来传输。
示例10包括示例1-5的元素，包括或省略可选元素，其中部分回波消除双工电路系统被配置成通过以下来调整数据速率：假设全双工传输，基于上游信道snr来计算上游数据速率；假设全双工传输，基于下游信道snr来计算下游数据速率；并且基于定义上游数据速率与下游数据速率之间的目标关系的标准来调整数据速率。
示例11是一种用来在第一设备与第二设备之间向上游以及在第二设备与第一设备之间向下游传输数据的方法，包括：确定针对上游信道的上游串扰效应；确定针对下游信道的下游串扰效应；其中上游串扰效应、下游串扰效应或两者包括来自第三设备的近端串扰，第三设备相对于第一设备和第二设备是非位于一处的；以及基于上游串扰效应和下游串扰效应来调整上游传输或下游传输的数据速率。
示例12包括示例11的元素，包括或省略可选元素，其中确定上游串扰效应和确定下游串扰效应包括：传输上游数据帧和下游数据帧，其中上游数据帧和下游数据帧中的一个或两者在第一符号位置和第二符号位置中包括同步符号或安静符号；在第一符号位置期间测量下游信道snr、下游信道远端串扰耦合和下游信道近端串扰耦合中的一个或多个；以及在第二符号位置期间测量上游信道snr、上游信道远端串扰耦合和上游信道近端串扰耦合中的一个或多个。
示例13包括示例11的元素，包括或省略可选元素，其中确定上游串扰效应和确定下游串扰效应包括：传输上游数据帧和下游数据帧，其中上游数据帧和下游数据帧中的一个或两者在第一符号位置中包括同步符号或安静符号；以及在第一符号位置期间测量下游信道snr、上游信道snr、下游信道远端串扰耦合、上游信道远端串扰耦合、下游信道近端串扰耦合和上游信道近端串扰中的一个或多个。
示例14包括示例11-13的元素，包括或省略可选元素，其中调整数据速率包括构造上游数据帧和下游数据帧，使得在至少一个符号位置期间，上游数据帧或下游数据帧包括在比上游数据帧或下游数据帧中的另一个少的信道频率上编码的数据。
示例15包括示例11-13的元素，包括或省略可选元素，其中调整数据速率包括构造上游数据帧和下游数据帧，使得i）在第一符号位置期间，上游数据帧和下游数据帧两者都包括在特定信道频率上编码的数据，以及ii）在第二符号位置期间，上游数据帧或下游数据帧中的一个而不是两者不包括在该特定信道频率上编码的数据。
示例16包括示例11-13的元素，包括或省略可选元素，其中调整数据速率包括构造上游数据帧和下游数据帧，使得i）在第一符号位置期间，上游数据帧包括在第一组信道频率上编码的数据，并且下游数据帧包括在与第一组不同的第二组信道频率上编码的数据；以及ii）在第二符号位置期间，下游数据帧包括在第一组信道频率上编码的数据，并且上游数据帧包括在与第一组不同的第三组信道频率上编码的数据。
示例17包括示例11-13的元素，包括或省略可选元素，其中调整数据速率包括：构造上游数据帧和下游数据帧，并且指示发射机传输上游数据帧或下游数据帧中的一个，以在数据帧中的至少一个符号位置期间以与被用来在数据帧中的其它符号位置处进行传输的功率相比降低的功率来传输。
示例18包括示例11-13的元素，包括或省略可选元素，其中调整数据速率包括：假设全双工传输，基于上游信道snr来计算上游数据速率；假设全双工传输，基于下游信道snr来计算下游数据速率；以及基于定义上游数据速率与下游数据速率之间的目标关系的标准来调整数据速率。
示例19是部分回波消除双工电路系统，包括：数据速率计算电路系统，其被配置成基于估计的串扰效应来计算上游数据速率和下游数据速率；模式选择电路系统，其被配置成基于目标数据速率来选择全回波消除双工模式或部分回波消除双工模式；以及帧构造电路系统，其被配置成基于所选择的回波消除双工模式来控制上游数据帧和下游数据帧的构造和传输。
示例20包括示例19的元素，包括或省略可选元素，其中：模式选择电路系统被配置成基于上游数据速率和下游数据速率来选择部分频分回波消除双工模式；并且帧构造电路系统被配置成响应于部分频分回波消除双工模式的选择而构造上游数据帧和下游数据帧，使得在至少一个符号位置期间，上游数据帧或下游数据帧包括在比上游数据帧或下游数据帧中的另一个少的信道频率上编码的数据。
示例21包括示例19的元素，包括或省略可选元素，其中：模式选择电路系统被配置成基于上游数据速率和下游数据速率来选择部分时分回波消除双工模式；并且帧构造电路系统被配置成响应于部分时分回波消除双工模式的选择而构造上游数据帧和下游数据帧，使得i）在第一符号位置期间，上游数据帧和下游数据帧两者都包括在特定信道频率上编码的数据，以及ii）在第二符号位置期间，上游数据帧或下游数据帧中的一个而不是两者不包括在该特定信道频率上编码的数据。
示例22包括示例19的元素，包括或省略可选元素，其中：模式选择电路系统被配置成基于上游数据速率和下游数据速率来选择部分时分和频分回波消除双工模式；并且帧构造电路系统被配置成响应于部分时分和频分回波消除双工模式的选择而构造上游数据帧和下游数据帧，使得i）在第一符号位置期间，上游数据帧包括在第一组信道频率上编码的数据，并且下游数据帧包括在与第一组不同的第二组信道频率上编码的数据；以及ii）在第二符号位置期间，下游数据帧包括在第一组信道频率上编码的数据，并且上游数据帧包括在与第一组不同的第三组信道频率上编码的数据。
示例23包括示例19的元素，包括或省略可选元素，其中模式选择电路系统被配置成基于上游数据速率和下游数据速率来指示发射机传输上游数据帧或下游数据帧中的一个，以在数据帧中的至少一个符号位置期间以与被用来在同一数据帧中的其它符号位置处进行传输的功率电平相比降低的功率来传输。
示例24包括示例19-23的元素，包括或省略可选元素，其中数据速率计算电路系统被配置成：假设全双工传输，基于上游snr来计算上游数据速率；以及假设全双工传输，基于下游snr来计算下游数据速率；并且模式选择电路系统被配置成基于定义上游数据速率与下游数据速率之间的目标关系的标准来选择模式。
可以用被设计成执行在本文中所描述的功能的通用处理器、数字信号处理器（dsp）、专用集成电路（asic）、现场可编程门阵列（fpga）或其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件或其任何组合来实现或执行结合在本文中所公开的各方面描述的各种说明性逻辑、逻辑块、模块和电路。通用处理器可以是微处理器，但是在替代方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。
本公开的所说明的实施例的以上描述（包括摘要中所描述的内容）并非旨在是详尽的或将所公开的实施例限于所公开的确切形式。虽然出于说明性目的在本文中描述了特定实施例和示例，但是如相关领域中的技术人员可以认识到的，被认为在这样的实施例和示例的范围内的各种修改是可能的。
在这方面，虽然已经结合各种实施例和对应的附图描述了所公开的主题，但是在适用的情况下，应理解：可以使用其它类似的实施例，或者可以对所描述的实施例进行修改和添加以用于执行所公开的主题的相同功能、类似功能、替代功能或代替功能而不与其偏离。因此，所公开的主题不应当限于在本文中所描述的任何单个实施例，而应当根据以下所附权利要求书在宽度和范围中进行解释。
特别关于由以上所描述的组件（组装件、设备、电路、系统等）执行的各种功能，除非另外指示，否则用于描述这样的组件的术语（包括对“部件”的引用）旨在对应于执行（例如，功能性上等同的）所描述的组件的指定功能的任何组件或结构，即使在结构上不等同于执行在本文中说明的本公开的示例性实现中的功能的所公开的结构。另外，虽然可能已经关于若干实现中的仅一个而公开了特定特征，但是这样的特征可以与其它实现的一个或多个其它特征组合，如对于任何给定或特定应用来说可能期望和有利的。
- 还没有人留言评论。精彩留言会获得点赞！