可插拔光模块和主机板的制作方法

本发明涉及可插拔光模块和主机板。本申请要求2017年9月8日提交的日本专利申请no.2017-172790的优先权，其全部公开内容通过引用被整体合并于此。

背景技术：

随着光通信容量的增加，需要诸如光收发器的更高密度和更小尺寸的光模块。例如，在100gbe()应用中，qsfp(四通道小型可插拔光模块)28被用作光收发器的形状因子。作为400gbe接口，已经提出qsfp-dd(四通道小型可插拔光模块-双密度)模块，并准备针对qsfp-dd模块的规范(请参见npl1)。qsfp-dd模块有两排电极，并且比qsfp28/qsfp+长了第二排中的电极的长度。同时，qsfp-dd机架(主机板侧的插槽)向所有的qsfp模块提供向后兼容性。

引文列表

非专利文献

npl1：“用于qsfp双密度8x可插拔收发器版本2.0的qsfp-dd规范”，[在线]，2017年3月13日，qsfp-ddmsa，[2017年8月8日搜索]，互联网<url：http：//www.qsfp-dd.com/wp-content/uploads/2017/03/qsfp-ddrev2-0-final.pdf>

技术实现要素：

根据本发明的一个方面的可插拔光模块包括：电路板，该电路板可插入到主机板的连接器中并且可从主机板的连接器中移除；多个第一电极，所述多个第一电极在电路板的第一表面上被布置在第一方向上，该第一方向与可插拔光模块要被插入的插入方向交叉；以及多个第二电极，所述多个第二电极在电路板的第一表面上沿着被布置在第一方向上，相对于多个第一电极，第二电极被布置在与主机板相关联的主机板侧。根据用于容许电冲击的布局规则来布置多个第一电极和多个第二电极，所述电冲击发生在被配置成与多个第一电极中的各第一电极接触的连接器的多个端子中的至少一个接触多个第二电极中的任意一个电极时。

根据本发明的一个方面的主机板包括连接器，该连接器可附接到可插拔光模块的主机接口并且从可从可插拔光模块的主机接口拆卸。可插拔光模块的主机接口具有在其上成行布置有多个第一电极并且成行布置有多个第二电极的表面。相对于多个第一电极，多个第二电极被布置在与主机板相关联的主机板侧。主机板还包括其上安装有连接器的电路板。连接器包括：多个第一端子，其与主机接口的多个第一电极中的各第一电极接触；以及多个第二端子，其与主机接口的多个第二电极中的各第二电极接触。多个第一端子和多个第二端子根据用于容许电冲击的引脚分配被布置在连接器上，所述电冲击可能发生在连接器的多个第一端子中的至少一个接触主机接口的多个第二电极中的任意一个电极时，。

附图说明

图1是根据实施例的pon系统的示意图。

图2是示意性示出包括主机板和光收发器的应用的框图。

图3示出在其中传输容量被扩展的一种情况下10gbps系统和25gbps系统共存的阶段。

图4示出图3中所示的光收发器100a的示意性构成。

图5示出在其中扩展传输容量的一种情况下10gbps、25gbps、50gbps和100gbps系统共存的阶段。

图6示出图5中所示的光收发器100b的示意性构成。

图7是用于图示输入到光收发器和从光收发器输出的一部分信号的示意性时序图。

图8是示意性地示出在主机接口的上表面上的多个电极的布置的示例的平面图。

图9是示意性地示出在主机接口的下表面上的多个电极的布置的示例的平面图。

图10是示出安装在主机板上的连接器的示例的示意性横截面图。

图11示出主机板上的多个端子的布置的示例。

图12是示出ttl和cml的示意性构成的电路图。

图13示意性地示出处于稳定状态的光收发器与主机板之间的连接。

图14示意性地示出光收发器和主机板的热交换期间的状态。

图15以表的形式图示是否可以连接相同类型或不同类型的接口。

图16示出用于在光收发器的热交换期间容许电冲击的一种形式的构成。

图17示出用于在光收发器的热交换期间容许电冲击的另一形式的构成。

图18是示出根据本实施例的与olt数据传输有关的示意性构成的框图。

图19是示意性示出根据实施例的在光收发器(sfp-dd)的主机接口的上表面上的多个电极的布置的示例的平面图。

图20是示意性示出根据实施例的在光收发器(sfp-dd)的主机接口的下表面上的多个电极的布置的示例的平面图。

图21是示意性地示出在主机接口的上表面上的多个电极的布置的另一示例的平面图。

图22是示意性地示出在主机接口的下表面上的多个电极的布置的另一示例的平面图。

具体实施方式

[本公开要解决的问题]

可以预期，随着在光模块和主机板之间传送的信号数量增加，光模块的电极数量也增加。因此，期望进一步需要改进电极的布置。

本公开的目的是提供一种具有根据新布局布置的电极的可插拔光模块，以及要连接到该可插拔模块的主机板。

[本公开的有益效果]

根据前述，可以提供具有根据新的布局布置的电极的可插拔光模块，以及将要连接到此可插拔光模块的主机板。

[实施例的描述]

首先，一个接一个地描述实现本发明的方式。

根据本发明的一个方面的可插拔光模块包括：电路板，该电路板可插入到主机板的连接器中并且可从主机板的连接器中移除；多个第一电极，所述多个第一电极在电路板的第一表面上被布置在第一方向上，该第一方向与可插拔光模块要被插入的插入方向交叉；以及多个第二电极，所述多个第二电极在电路板的第一表面上被布置在第一方向上，相对于多个第一电极，第二电极被布置在与主机板相关联的主机板侧。根据用于容许电冲击的布局规则来布置多个第一电极和多个第二电极，所述电冲击发生在被配置成与多个第一电极中的各第一电极接触的连接器的多个端子中的至少一个接触多个第二电极中的任意一个电极时。

根据上述配置，可以提供具有根据新布局布置的电极的可插拔光模块。例如，可以在主机板在运行时将光模块插入主机板或从主机板中移除。当将具有两排电极的光模块插入到机架中或从机架中移除时，可能产生光模块的主机侧电极接触机架中的模块侧引脚的不完全连接的状态。在这种不完全连接的状态下，可能由于电压电平的差异而产生电冲击。可以根据基于用于容许电冲击的布局的布局规则来布置多个第一电极和多个第二电极，从而增强向多个电极分配信号的自由度。

(2)优选地，多个第一电极被分配有要以第一传输速度传送的信号。多个第二电极被分配有要以不同于第一传输速度的第二传输速度传送的信号。

根据前述，可以防止用于将电路连接到多个第一电极和多个第二电极的线的布置变得复杂。

(3)优选地，多个第二电极包括输入电极，该输入电极被分配有要从主机板输入到可插拔光模块的控制信号。可插拔光模块还包括：控制电路，该控制电路接收控制信号；和串联电阻器，该串联电阻器在输入电极与控制电路之间串联连接。

根据前述，可以减少由于不完全连接状态而导致控制电路损坏的可能性。

(4)优选地，多个第二电极包括输出电极，该输出电极被分配有要从可插拔光模块输出到主机板的控制信号。可插拔光模块还包括：控制电路，该控制电路输出控制信号；以及输出级晶体管，该输出级晶体管包括连接到输出电极的集电极或漏极。输出级晶体管形成开路集电极电路或开路漏极电路。

根据前述，可以减少由于不完全连接状态而导致控制电路损坏的可能性。

(5)根据本发明的一个方面的主机板包括连接器，该连接器可附接到可插拔光模块的主机接口并且可从可插拔光模块的主机接口拆卸。可插拔光模块的主机接口具有在其上成行布置有多个第一电极并且成行布置有多个第二电极的表面。相对于多个第一电极，多个第二电极被布置在与主机板相关联的主机板侧。主机板还包括其上安装有连接器的电路板。连接器包括：多个第一端子，其与主机接口的多个第一电极中的各第一电极接触；多个第二端子，其与主机接口的多个第二电极中的各第二电极接触。多个第一端子和多个第二端子根据用于容许电冲击的引脚分配被布置在连接器上，所述电冲击可能发生在连接器的多个第一端子中的至少一个接触主机接口的多个第二电极中的任意一个电极时，。

根据前述，可以提供一种主机板，该主机板可以耦合到具有根据新布局布置的电极的可插拔光模块。

(6)优选地，多个第一端子被分配有要以第一传输速度传送的信号。多个第二端子被分配有要以不同于第一传输速度的第二传输速度传送的信号。

根据前述，可以防止用于将电路连接到多个第一电极和多个第二电极的主机板上的线的布置复杂。

(7)优选地，多个第二端子包括分配有要从可插拔光模块输入到主机板的控制信号的输入端子。主机板进一步包括：控制电路，该控制电路接收控制信号；和上拉电阻器，该上拉电阻器连接在输入端子和正电压之间。

根据前述，可以减少由于不完全连接状态而导致控制电路损坏的可能性。

[实施例的详情]

在下文中参考附图描述本发明的实施例。在附图中，相同或相应的部分由相同的附图标记表示，并且不重复其描述。

根据此实施例的可插拔光模块被配置成以每秒各种数据速率发送和接收电信号和/或光信号。每秒的数据速率包括但不限于1吉比特每秒(g)、10g、25g、100g和400g的数据速率。诸如“1g”、“10g”、“25g”、“100g”和“400g”的术语或者在此使用的与它们相似的术语表示一般信号速率的舍入数，并且具有本领域技术人员通常理解的含义。

在下文中，通过示例图示pon(无源光网络)系统作为根据实施例的光通信系统。图1是根据实施例的pon系统的示意图。pon系统300包括olt(光线路终端)301、onu(光网络单元)302、pon线路303和分光器304。

例如，olt301被放置在电信运营商的建筑物中。olt301安装有主机板(未示出)。将电信号转换成光信号并且反之亦然的光收发器(未示出)连接到主机板。光收发器是可附接到主机板和从主机板上拆卸的可插拔光模块。

onu302被放置在用户侧。多个onu302均通过pon线303连接到olt301。

pon线303是由光纤形成的光通信线。pon线303包括干线光纤305和至少一个分支线光纤306。分光器304连接到主线光纤305和分支线光纤306。可以将多个onu302连接到pon线303。为了延长传输距离，可以在pon线303上放置光中继器(未示出)。

从olt301发送的光信号通过pon线303，并由光分离器304朝着多个onu302分离。相反，从各onu302发送的光信号被光分离器304组合并通过pon线303到olt301。olt301发送连续的光信号。相反，onu302发送突发光信号。在没有特别地要求有外部电源的情况下，分光器304无源地分离输入信号或复用输入信号。

图2是示意性地示出包括主机板和光收发器的应用的框图。如图2中所示，主机板200包括电路板200a以及安装在电路板200a上的连接器201和主机处理电路202。例如，主机处理电路202由诸如ic(集成电路)和lsi(大规模集成电路)的半导体集成电路来实现。

光收发器100包括光接口101、主机接口102和模块主体103。主机接口102配置成可附接到主机板200的连接器201并且从其拆卸。因此，光收发器100可附接(可插拔)到主机板200/从主机板200拆卸。模块主体103可以包括发送模块111、用于控制发送模块111的发送控制电路112、接收模块113、用于控制接收模块113的接收控制电路114以及耦合电容器115、116。

发送模块111从主机板200接收差分信号以驱动未示出的发光元件(通常是激光二极管)。因此，从光接口101输出光信号(发送信号)。在主机板200上，差分信号被直接耦合到主机处理电路202。在光收发器100中，差分信号通过耦合电容器115、116被ac耦合到发送模块111。

接收模块113包括未示出的光接收元件(通常为光电二极管)。光接收元件接收通过pon线303(参见图1)的突发光信号，并将该突发光信号转换为电流信号。接收模块113包括例如tia(跨阻放大器)，将电流信号转换成电压信号并放大电压信号。接收模块113将电压信号以差分信号的形式发送到主机板200。通过dc耦合从光收发器100输出差分信号。

发送模块111和接收模块113的各自功能不限于上述功能。例如，发送模块111的功能包括线性均衡和校正。同样，接收模块113的功能包括信号的再现。

发送控制电路112和接收控制电路114分别控制发送模块111和接收模块113。发送控制电路112和接收控制电路114向主机板200发送信号和从主机板200接收信号。

主机接口102由其上布置有多个电极的电路板的边缘部分(卡边缘)实现。在此实施例中，多个电极布置在电路板的两个表面的每个表面上。在下文中，电路板的两个表面之一被称为“上表面”，而与上表面相对的表面被称为“下表面”。多个电极可以仅布置在电路板的两个表面之一上。术语“第一表面”是指其上布置有多个电极的表面。对于在两个表面上均布置有电极的电路板，术语“第一表面”是指两个表面中的一个。

作为高速pon系统，已经研究波长复用pon系统，该波长复用pon系统将多个波长分配给上行信号或下行信号，并且用多个波长复用上行信号或下行信号以配置上行信号或下行信号。例如，对于100gbps类的pon，将四个波长分配给每个波长均具有25gbps的传输容量的25gbps信号，用于上行和下行业务中的每一个，以用这些波长复用上行信号和下行信号。在这样的pon系统中，可以共存较新的系统(例如，100gbps系统)和较旧的系统(例如，1gbps或10gbps系统)。作为用于引入100gbps类pon的场景，可以设计出一种场景，其中逐步扩展(升级)传输容量。

图3示出在传输容量被扩展的一种情况下10gbps系统和25gbps系统共存的阶段。如图3中所示，在pon系统300中引入10gbps的onu302和25gbps的onu302。在主机板200上，安装有光收发器100a和主机处理电路202。

光收发器100a是图2中所示的光收发器100的实现示例。光收发器100a能够支持10gbps(波长λ0)和25gbps(波长λ1)的传输容量。主机处理电路202包括能够以10gbps×1进行传输的电气处理lsi2a和能够以25gbps×4进行传输的电气处理lsi2。

关于波长的表示法，“λt”表示传输波长，并且“λr”表示接收波长。此外，“λt”和“λr”共同表示为“λ”。例如，图3中所示的波长λ共同表示波长λt0和λr0。

图4示出图3中所示的光收发器100a的示意性构成。如图4中所示，光收发器100a支持一个10gbps通道和一个25gbps通道。光收发器100a包括光发送单元51、56；光接收单元61、66；光接口101以及主机接口102。

例如，光发送单元51、56可以被包括在图2中所示的发送模块111中。光发送单元56从主机接口102接收电信号形式的10gbps发送信号(表示为“tx0-10gbps”)，并以光信号形式输出具有波长为λt0的发送信号。光发送单元51从主机接口102接收电信号形式的25gbps的发送信号(表示为“tx1-25gbps”)，并以具有波长为λtl的光信号形式输出此信号。

光接收单元66、61可以包括在图2中所示的接收模块113中。光接收单元66从光接口101接收具有波长为λr0的光信号(10gbps接收信号)，并从主机接口102以电信号的形式输出该接收信号(表示为“rx0-10gbps”)。光接收单元61从光接口101接收具有波长为λr1的光信号(25gbps接收信号)，并从主机接口102以电信号的形式输出接收信号(表示为“rx1-25gbps”)。

光接口101包括光波长复用器/解复用器(mux/dmux)42。光波长复用器/解复用器42被光连接到pon线303。光波长复用器/解复用器42将来自光发送单元51的具有波长为λt1的光信号和来自光发送单元56的具有波长为λt0的光信号输出到pon线303。光波长复用器/解复用器42将来自pon线303的具有波长为λr1的光信号输出到光接收单元61，并将来自于pon线303的具有波长为λr0的光信号输出到光接收单元66。光波长复用器/解复用器42可以借助于波长复用来复用具有波长为t1的光信号和具有波长为t0的光信号。此外，光波长多路复用器/多解复用器42可以对借助于波长复用而已经复用的具有波长为λr1的光信号和具有波长为λr0的光信号进行解复用。

光接收单元66、61通过主机接口102将代表其接收状态的各接收检测信号输出到光收发器100a。光接收单元66、61通过主机接口102从光收发器100a的外部接收用于复位接收单元66、61的接收的各复位信号。在图4中，表达式“rxlos[0；1]”共同表示从光学接收单元66、61输出的各接收检测信号，并且表达式“rx_rst[0；1]”共同表示输入到光接收单元66、61的各复位信号。

图5示出在扩展传输容量的一种情况下10gbps、25gbps、50gbps和100gbps系统共存的阶段。与图3相比，在主机板200上安装有光收发器100b而不是光收发器100a。从主机板200移除光收发器100a，并且在主机板200上安装光收发器100b。以这样的方式，可以实现图5中所示的构成。

光收发器100b是图2中所示的光收发器100的实现示例。光收发器100b是适用于10gbps×1个波长(波长λ0)和25gbps×4个波长(λ1、λ2、λ3、λ4)的光收发器。

图6示出图5中所示的光收发器100b的示意性构成。光收发器100b支持一个10gbps通道和四个25gbps通道。相对于图4所示的构成，光收发器100b具有另外包括光发送单元52、53、54和光接收单元62、63、64的构成。

光发送单元52、53、54从主机接口102接收以电信号形式的25gbps发送信号(表示为“tx2-25gbps”、“tx3-25gbps”、“tx4-25gbps”)。光发送单元52、53、54分别输出具有波长为λt2、λt3、λt4的光信号。

光接收单元62、63、64从光接口101分别接收具有波长为λr2、λr3、λr4的光信号。光接收单元62、63、64从主机接口102输出以电信号形式的接收到的信号(“rx2-25gbps”、“rx3-25gbps”、“rx4-25gbps”)。λt0到λt4是彼此不同的波长，并且λr0到λr4也是彼此不同的波长。

光接收单元66和61至64输出表示接收状态的各自接收检测信号(共同表示为rxlos[0；4])。此外，光接收单元66和61至64接收用于复位接收的各接收复位信号(共同表示为rx_st[0；4])。

图7是用于图示输入到光收发器和从光收发器输出的一部分信号的示意性时序图。作为与以100gbps的接收相关的信号，接收检测信号rxlos1、rxlos2；复位信号rx_rst1、rx_rst2；接收强度(rssi：接收信号强度指示符)触发信号rssi_trg1、rssi_trg2、以及光输入信号(λr1)和光输入信号(λr2)被示出。接收检测信号rxlos1、复位信号rx_rst1、接收强度触发信号rssi_trg1和光输入信号(λr1)是与光接收单元61有关的信号。接收检测信号rxlos2m、复位信号rx_rst2、接收强度触发信号rssi_trg2和光输入信号(λr2)是与光接收单元62有关的信号。

接收检测信号rxlos1、rxlos2是从光收发器输出的信号，以通过诸如ttl(晶体管-晶体管逻辑)的逻辑电平来指示是否存在光输入信号。复位信号rx_rst1、rx_rst2是输入到光收发器的控制信号，以在接收突发信号之后(或在接收突发信号之前)复位光接收单元。接收强度触发信号是输入到光收发器的控制信号，以指示监视突发信号的光接收电平的定时。例如，在接收强度触发信号的逻辑电平为高(high)的时段期间，监视接收强度。

图8是示意性地示出主机接口102的上表面上的多个电极的布置的示例的平面图。图8示出如从上表面上方看到的多个电极在上表面的布置的示例。图9是示意性地示出主机接口102的下表面上的多个电极的布置的示例的平面图。图9示出如从下表面的下方看到的下表面上的多个电极的布置的示例。术语“电极”可以与本领域中的技术人员通常理解的诸如“端子”或“焊盘”的术语互换。

在一施例中，光收发器100具有符合qsfp-dd的形状因子。在主机接口102的上表面和下表面的每一个上，多个电极被布置成两行。电极的数量以及对各电极的信号的分配可能符合qsfp-dd规范(请参见“qsfp-ddspecificationforqsfpdoubledensity8xpluggabletransceiverrev2.0(qsfp双密度8x可插拔收发器版本2.0的qsfp-dd规范)”)。在本说明书中，模块(光收发器)侧的行被称为“第一行”，而主机侧的行被称为“第二行”。为了方便起见给出“第一”和“第二”的顺序，并且不旨在限制实施例。在此实施例中，“行”的方向是指与其中光收发器100被插入连接器201的插入方向(方向a1)交叉(通常正交)的方向a2。

根据实施例，第一行中的多个端子被分配给100g-pon信号，并且第二行中的多个端子中的一些端子被分配给低速(老一代)信号和突发控制信号。例如，如图8和图9中所示，在上表面102a上的第二行中的某些端子被分配有10gbps的发送信号(tx10gn，tx10gp)、接收强度触发信号(rssi_trg4、rssi_trg2、rssi_trg10g)、接收检测信号(rxlos10g、rxlos4、rxlos2)和1gbps接收信号(rx1gp，rx1gn)。在下表面102b的第二行中的一些端子中被分配有1gbps的发送信号(tx1gp，tx1gn)、接收强度触发信号(rssi_trg1，rssi_trg3)、接收复位信号(rx_rst1至rx_rst4)、接收检测信号(rxlos1，rxlos3)和10gbps的接收信号(rx10gn，rx10gp)。

前述的发送信号和接收信号是差分信号，并且在表示差分信号的符号中分别包括的“p”和“n”表示信号极性。如上所述，接收检测信号、接收强度触发信号和接收复位信号是光收发器100的接收控制电路114(参见图2)发送到主机板200或接收控制电路114从主机板200接收的控制信号。

在此实施例中，分配给第一行中的电极的信号的传输速度不同于分配给第二行中的电极的信号的传输速度。应注意，前述传输速度的值是根据本实施例的示例的值。

图10是示出安装在主机板200上的连接器201的示例的示意性横截面图。连接器201具有多个引脚203、多个引脚204、多个引脚205和多个引脚206。术语“引脚”可以与本领域的技术人员通常理解的诸如“端子”的术语互换。

图10中的引脚号(1到76)与图8和9中所示的电极号和在此稍后描述的图11中的引脚号相同。多个引脚203与主机接口102的上表面102a上的第一行中的多个端子接触。多个引脚204与主机接口102的上表面102a上的第二行中的多个端子接触。多个引脚205与主机接口102的下表面102b上的第一行中的多个端子接触。多个引脚206与主机接口102的下表面102b上的第二行中的多个端子接触。

图11示出主机板上的多个端子的布置的示例。如引脚号(1到76)所指示的，主机板200上的多个端子207与图10所示的多个引脚203到206相关联。

如图8和9中所示，用于高速信号的多个端子被布置在主机接口102上的模块侧。在两者之间没有经由通孔的情况下这些端子可以连接到发送模块111和接收模块113。因此，容易确保高信号质量。信号波动可以减少，并且信号损失可以减少。此外，可以简化主机板200侧的互连布局。

此外，只能使用模块侧端子的收发器可以插入到主机板中。因此，该端口可用于pon和点对点网络。

如图10中所示，沿着主机接口102插入/移除的方向布置多个引脚203的行和多个引脚204的行。因此，在将主机接口102插入连接器201中或将主机接口102从连接器201中移除的同时，产生其中主机接口102的第二行(主机侧)中的多个端子与连接器201的第一行中的引脚(多个引脚203、205)接触的状态。

返回参考图8，编号为62、63的电极被分配有接收检测信号(rxlos2、rxlos4)，并且编号为24、25的电极被分配有100gbps接收信号(rx4n、rx4p)。编号为62、63的电极连接到用于控制信号的输出电路，并且编号为24、25的电极连接到用于接收信号的输出电路。在主机板200侧，编号为24、25的引脚连接到用于接收信号的输入电路。

当将光收发器100的主机接口102插入主机板200的连接器201或从主机板200的连接器201拆卸时，主机板200侧的编号为24、25的引脚可以与光收发器100的编号为62、63的电极接触。这时，彼此连接的两个电路在电压电平中可能彼此不同。由于在不同电压电平的两个电路的连接而导致的电冲击可能导致光收发器100和主机板之一或全部发生故障。

在另一示例中，编号为71、72的电极被分配有接收强度触发信号(rssi_trg2、rssi_trg4)，并且编号为33、34的电极被分配有100gbps发送信号(tx3p、tx3n)。编号为71、72的电极连接到用于控制信号的输入电路，并且编号为33、34的电极连接到用于控制信号的输入电路。在主机板200侧，编号为33、34的引脚连接到用于发送信号的输出电路。当光收发器100的主机接口102被插入到主机板200的连接器201中并且从主机板200的连接器201上移除时，主机板200侧的编号为33、34的引脚可以与光收发器100的编号为71、72的电极接触。同样在这种情况下，彼此连接的两个电路在电压电平上可能彼此不同。因此，由于两个电路在不同电压电平下的连接而引起的电冲击可能导致光收发器100和主机板之一或两者发生故障。

对于光收发器，被称为cml(电流模式逻辑)用于与高速信号一起使用的接口通常被用于从光收发器输出接收信号和从主机接收发送信号。相反，对于光收发器，通常将称为ttl的接口用于控制信号的输入和输出。

图12是示出ttl和cml的示意性构成的电路图。如图12中所示，在ttl的情况下，输入电路和输出电路中的每一个都以例如cmos(互补金属氧化物半导体)电路的形式配置。例如，电源电压vdd相对于源极电压vss的大小为3.3v。在cml的情况下，例如，输入电路和输出电路分别以包括两个n沟道mosfet的差分电路的形式配置。输入电路的电源电压vdda和输出电路的电源电压vdd的大小取决于ic的规格。例如，电源电压vdda和电源电压vdd落在例如1.0至3.3v的范围内。分别相对于接地gnda和接地gnd确定上述电源电压vdda、vdd。

图13示出处于稳定状态的光收发器与主机板之间的连接的示意性示例。图14示出光收发器和主机板的热交换期间的状态的示意性图。在图13和图14的每个中，示出示例性构造以便于理解本实施例的原理。应注意的是，在关于图13和图14的描述中，没有必要要求与图8至图11中所示的引脚分配的一致。

在图13和图14中所示的示意性示例，光收发器100包括控制电路120、131、122、132、123、133、124、135；发送电路130、121和接收电路134、125。控制电路120、131、122、132、123、133、124、135可以集成到少于八个的控制电路中。控制电路120、122、123、124；发送电路121和接收电路125每个连接到光收发器100的电路板(主机接口102)上的第一行中的对应电极(未示出)。同时，发送电路130；控制电路131、132、133、135和接收电路134每个连接到主机接口102上的第二行中的相应电极(未示出)。

控制电路120、131、122、133分别包括输入电路71a、72b、71c、72d(ttl)。控制电路132、123、124、135分别包括输出电路72c、71d、71e、72f(ttl)。发送电路130、121分别包括输入电路72a、71b(cml)。接收电路134、125分别包括输出电路72e、71f(cml)。表达式“(ttl)”和“(cml)”分别表示接口的类型。

主机板200包括控制电路220、231、222、232、223、233、224、235；发送电路230、221和接收电路234、225。控制电路220、222、223、224；发送电路221和接收电路225每个被连接到主机板200的连接器201的第一行(模块侧)的对应端子(未示出)。发送电路230、控制电路231、232、233、235和接收电路234每个被连接到主机板200的连接器201的第二行(主机侧)中的对应电极(未示出)。

控制电路220、231、222、233分别包括输出电路81a、82b、81c、82d(ttl)。控制电路232、223、224、235分别包括输入电路82c、81d、81e、82f(ttl)。发送电路230、221分别包括输出电路82a、81b(cml)。接收电路234、225分别包括输入电路82e、81f(cml)。

在稳定状态下，光收发器100的每个输入电路被正确连接到主机板200的对应输出电路，并且光收发器100的每个输出电路正确地连接到主机板200的对应输入电路。换句话说，相同类型的输出电路和输入电路彼此连接。

光收发器100的接收电路134、125每个向主机板200输出接收信号。该接收信号是pon上行突发信号，并且因此，来自接收电路134的接收信号和来自接收电路125的接收信号通过dc耦合分别被耦合到主机板200侧的接收电路234、235。同时，发送信号被直接耦合到主机板200的每个发送电路230、221。来自发送电路230的发送信号通过光收发器100中的耦合电容器115、116被ac耦合到发送电路130的输入电路72a。同样，来自发送电路221的发送信号通过光收发器100中的耦合电容器117、118被ac耦合到发送电路121的输入电路71b。

在光收发器100的热交换期间，光收发器100的电路板(主机接口102)上第一行中的电极被断开。此外，使光收发器100的电路板(主机接口102)上的第二行中的电极与主机板200侧的模块侧(第一行)上的端子接触。此时，可能会产生一种状态，其中光收发器100侧的电极和主机板200侧的端子以不同的逻辑电平(电压电平)临时连接。例如，可以生成图14中所示的状态。

光收发器100侧的输入电路(cml)的两个输入之一被连接到主机板200侧的输出电路(ttl)的输出。根据图14，输入电路72a(cml)的两个输入之一被连接到输出电路81a(ttl)的输出。

光收发器100侧的输入电路(ttl)的输入被连接到主机板200侧的输出电路(cml)的两个输出之一。根据图14，输入电路72b(ttl)的输入被连接到输出电路81b(cml)的两个输出之一。

光收发器100侧的输出电路(ttl)的输出被连接到主机板200侧的输出电路(ttl)的输出。根据图14，输出电路72c(ttl)的输出被连接到输出电路81c(ttl)的输出。

光收发器100侧的输入电路(ttl)的输入被连接到主机板200侧的输入电路(ttl)的输入。根据图14，输入电路72d(ttl)的输入被连接到输入电路81d(ttl)的输入。

光收发器100侧的输出电路(cml)的两个输出之一被连接到主机板200侧的输入电路(ttl)的输入。根据图14，输出电路72e(cml)的两个输出之一被连接到输入电路81e(ttl)的输入。

光收发器100侧的输出电路(ttl)的输出被连接到主机板200侧的输入电路(cml)的两个输入之一。根据图14，输出电路72f(ttl)的输出被连接到输入电路81f(cml)的两个输入之一。

图15以表的形式图示是否可以连接相同类型或不同类型的接口。表达式“ok”指示两个接口可以相互连接，而表达式“ng”表示两个接口不能相互连接。在输入接口和输出接口为相同类型的情况下，两个接口可以彼此连接。不同类型的接口、相同类型的接口的各输入或相同类型的接口的各输出可能会由于逻辑电平不同而产生电冲击。

在此实施例中，如图8或9中所示，在主机接口102的上表面102a和下表面102b的每一个上将多个电极布置成两行。当被配置成与上表面102a或下表面102b上的第一行中的各电极接触的连接器的多个端子中的至少一个接触表面上第二行中的任何电极时，可能发生由于连接不同的逻辑电平造成的电冲击(例如，信号碰撞、短路等等)(参见图14)。根据容许这种电冲击的布局规则，在主机接口102的上表面102a和下表面102b的每一个上布置多个电极。因此，可以增强向多个电极分配信号的自由度。

图16示出一种用于在光收发器的热交换期间容许电冲击的形式的构成。如图16中所示，在光收发器100的控制信号的输入电路(ttl)与对应的输入电极之间串联连接有串联电阻器。同样地，在用于光收发器100的控制信号的输出电路(ttl)和对应的输出电极之间串联连接有串联电阻器。串联电阻器的电阻值没有被特别地限制，但是可以落入在例如约100ω至1kω的范围内。串联电阻器可用于阻止过大的电流流过，并减少由于光收发器100和主机板200之间不完全连接的状态而损坏控制电路的可能性。

图16示例性地示出串联电阻器141至144。串联电阻器141连接在输入电路72b的输入和输入电极151之间。串联电阻器142连接在输出电路72c的输出和输出电极152之间。串联电阻器143连接在输入电路72d的输入与输入电极153之间。串联电阻器144连接在输出电路72f的输出与输出电极154之间。

图17示出用于在光收发器的热交换期间容许电冲击的另一形式的构成。如图17中所示，用于光收发器100的控制信号的输出电路的输出可以是开路集电极输出。开路集电极可用于防止输出过大的电流，并减少由于光收发器100和主机板200之间不完全连接的状态而导致控制电路损坏的可能性。

图17示例性地示出用于开路集电极输出的输出级晶体管161、162。输出级晶体管161、162每个是npn晶体管。输出级晶体管161的集电极连接到输出电极152。输出级晶体管161的发射极被接地。输出级晶体管161的基极接收来自内部控制电路132的信号。同样，输出级晶体管162的集电极连接到输出电极154。输出级晶体管162的发射极被接地。输出级晶体管162的基极从内部控制电路135接收信号。

在图17中，输出级晶体管161、162每个由双极型晶体管的符号指示。然而，输出级晶体管161、162可以是mosfet。在这种情况下，术语“开路集电极”可以被“漏极开路”代替。如果输出级是n沟道mosfet，则前述术语“发射极”和“基极”可以分别用“源极”和“栅极”代替。

在主机板200侧，用于控制信号的输入电路连接到输入端子并且还连接到上拉电阻器。根据图17，输入电路81d的输入连接到输入端子251并且还连接到上拉电阻器241。输入电路81e的输入连接到输入端子252并且还连接到上拉电阻器242。上拉电阻器连接到例如电源电压的电压(+v)。

上拉电阻器被放置成面向输出电路。如图17中所示，用于光收发器100的输出电路的上拉电阻器被放置在主机板200侧。用于主机板200侧的输出电路的上拉电阻器可以放置在光收发器100侧。因此，在过渡状态下，即，在热交换期间，输出的输出是高阻抗(hi-z)。因此，即使当光收发器100和主机板200被错误地连接时，也可以减小光收发器100和主机板200中的ic发生故障的可能性。

根据本实施例，可以建立适用于pon收发器和收发器两者的系统。图18是示出根据本实施例的与olt数据传输有关的示意性构成的框图。参考图18，主机板200包括数据传输单元20；多点mac控制单元(mpmc)21；mac(媒体访问控制)22；rs(调和子层)23；pcs(物理编码子层)24a、24b、24c、24d；pma(物理介质附件)25a、25b、25c、25d；复用器26a、26b、26c、26d和收发器类型确定单元27。这些组件可以安装在一个或多个上半导体集成电路上。尽管图18示出四个通道，但是通道的数量不受限制。

数据传输单元20执行诸如用于mac帧的中继、用于集中来自多个mac的业务的集中操作、以及用于借助于多条线连接到高阶设备(未示出)的链路聚集的操作。mac22将指示帧的目的地的llid(逻辑链路标识符)给予mac帧，并将其转换为ponmac帧。然后，mac22将用于每个llid的数据存储在为每个llid提供的物理或逻辑数据缓冲器中。

多点mac控制单元21使用关于每个llid的目的地连接到哪个通道的信息，以及连接到端口的光收发器的通道信息，其由mpmc(多点mac控制)子层管理以指示rs23从每个以llid为目的地的数据缓冲器读取的数据块的数量以及哪一个通道要被用于发送读取的数据块。

根据来自多点mac控制单元21的指令，rs23从mac22的每个以llid目的地的数据缓冲器中以特定单位数据长度或数据长度的整数倍读取数据块，并且向每个数据块分配指示数据目的地的llid和指示形成数据结构的顺序的序列号。rs23将数据块分发给为各通道提供的发送缓冲器。特定单位数据长度可以是由pcs处理的fec(前向纠错)的单位代码长度。

pcs24a至24d每个从为每个通道提供的相应的发送缓冲器中读取数据块，调整mac帧之间的间隙，并且执行64b/66b编码和fec编码。pma25a至25d每个执行并行/串行转换以与光收发器对接。

从光收发器发送的多个通道的接收的数据经历由各pcs24a至24d进行的诸如64b/66b解码、fed解码、解扰的操作，并被临时存储在接收缓冲器(未示出)中。在接收到数据块之后，根据给予每个数据块的llid(指示已经从哪个onu发送数据)和指示分配给每个数据块的数据结构中的顺序的序列号，mac22将数据块分配给为各自llid提供的各物理或逻辑的以llid为目的地的数据缓冲器，并将ponmac帧转换为帧。数据传输单元20从数据缓冲器中获取按照指示数据结构中地顺序的序列号的数据，并且执行诸如针对mac帧的中继、用于集中来自多个mac的业务的集中操作以及用于通过多个线连接到高阶设备的链路聚合的操作。

如果光收发器100是pon收发器，执行前述的pon帧转换。如果光收发器100是收发器，跳过前述的pon帧转换。

收发器类型确定单元27读取与存储在光收发器100的存储器41中的光收发器100的类型有关的信息。此信息包括指定光收发器100是pon收发器或者收发器的信息。基于此信息，收发器类型确定单元27确定光收发器100的类型。基于确定的结果，收发器类型确定单元27控制复用器26a至26d。根据来自收发器类型确定单元27的控制信号，复用器26a至26d中的每一个切换以输出pon帧来自相应pma的或来自数据传输单元20的帧。例如，根据图18中示出的构成，可以提供可连接到100gbe光收发器和100g-epon光收发器两者的主机板。

根据本实施例，用于光收发器100的形状因子不限于qsfp-dd。根据实施例，用于光收发器的形状因子可以是sfp-dd。根据sfp-dd，可以安装有25gbps×一个波长+老一代(10gbps或1gbps)。

图19是示意性地示出根据实施例的在光收发器(sfp-dd)的主机接口102的上表面上的多个电极的布置的示例的平面图。图19示出如从上表面上方看到的在上表面上的多个电极的布置的示例。图20是示意性示出根据实施例的在光收发器(sfp-dd)的主机接口102的下表面上的多个电极的布置的示例的平面图。图20示出如从下表面下方看到的在下表面上的多个电极的布置的示例。参考图19和20，可以将第一行(主机侧)中的多个电极分配给25g-pon信号，并且可以将第二行中的多个电极中的一些电极分配给pon老一代的信号和突发控制信号。

根据本实施例，根据qsfp-dd的光收发器100的主机接口102上的多个电极的布置不限于如图8和图9中所示的布置。

图21是示意性示出在主机接口102的上表面上的多个电极的布置的另一示例的平面图。图22是示意性示出在主机接口102的下表面上的多个电极的布置的另一示例的平面图。与图8和图9相比较，在图21和图22中所示的布置的示例中，确定多个电极的布置使得放置在属于相同类型的电气接口的第一行(模块侧)中的电极和第二行(主机侧)中的相应电极。例如，在主机接口102的上表面102a上，在第一行中的编号为24、25的电极被分配有接收检测信号(rxlos2、rxlos1)。第二行中编号为62、63的电极也被分配有接收检测信号(rxlos4、rxlos3)。编号为24、25、62、63的电极都是用于输出控制信号的电极。因此，可以防止在光收发器100热交换期间将不同的逻辑电平连接到编号为62、63的电极。同样，编号为33、34、71、72的电极都是用于输入发送(tx)信号的电极。因此，可以防止在光收发器100的热交换期间将不同的逻辑电平连接到编号为71、72的端子。同样，对于图22中所示的端子的布置，确定多个电极的布置使得放置属于相同类型的电气接口的第一行(模块侧)中的电极和在第二行(主机侧)中的对应的电极。

应解释，本文公开的实施例在所有方面都是通过图解的方式给出，而不是通过限制的方式给出。本发明的范围旨在由权利要求书而不是由上述实施方式来限定，并且涵盖在含义和范围上等同于权利要求书的所有修改和变化。

附图标记列表

2、2a电气处理lsi2a；20数据传输单元；21多点mac控制单元(mpmc)；22mac(媒体访问控制)；23rs(调和子层)；24a、24b、24c、24dpcs(物理编码子层)；25a、25b、25c、25dpma(物理介质附件)；26a、26b、26c、26d复用器；27收发器类型确定单元；41存储器；51、52、53、54、56光发送单元；61、62、63、64、66光接收单元；71a、71b、71c、72a、72b、72d、81d、81e、81f、82c、82e、82f输入电路；71d、71e、71f、72c、72e、72f、81a、81b、81c、82a、82b、82d输出电路；100、100a、100b光收发器；101光接口；102主机接口；102a上表面；102b下表面；103模块主体；111发送模块；112发送控制电路；113接收模块；114接收控制电路；115、116、117、118耦合电容器；120、122、123、124、131、132、133、135、220、222、223、224、231、232、233、235控制电路；121、130、221、230发送电路；125、134、225、234接收电路；141、142、143、144串联电阻器；151、153输入电极；152、154输出电极；161、162输出级晶体管；200主机板；200a电路板；201连接器；202主机处理电路；203、204、205、206引脚；207端子；241、242上拉电阻器；251、252输入端子；300pon系统；303pon线；304分光器；305主线光纤；306支线光纤；a1、a2方向。