基于Zynq高清高帧图像采集和处理系统的制作方法

本发明属于图像采集和处理系统技术领域，具体涉及基于Zynq高清高帧图像采集和处理系统。

背景技术：

随着现代数字图像技术的快速发展，图像采集与处理系统在工业生产、医疗、航空、军事等领域上的应用越来越广泛，作为图像采集与处理的基础，高速高清图像采集与传输技术也成为越来越重要的研究方向。由于图像质量不断提高，图像采集、处理和传输所要操作的数据量也必将成倍的增加，难度也大大增加，所以如何实现这些数据的高速准确采集和传输成为系统设计的关键。高清高帧图像采集是进行后续处理工作的前提，图像的帧率与清晰度是图像处理系统设计的关键所在。

现有的图像采集和处理系统配置功能和可扩展能力比较弱，且在开机时不能根据需要配置可编程逻辑，内部数据和储存之间的传输也存在瓶颈，使开发人员在进行开发时不能灵活进行编程开发的问题，为此我们提出基于Zynq高清高帧图像采集和处理系统。

技术实现要素：

本发明的目的在于提供基于Zynq高清高帧图像采集和处理系统，以解决上述背景技术中提出的现有的图像采集和处理系统配置功能和可扩展能力比较弱，且在开机时不能根据需要配置可编程逻辑，内部数据和储存之间的传输也存在瓶颈，使开发人员在进行开发时不能灵活进行编程开发的问题。

为实现上述目的，本发明提供如下技术方案：基于Zynq高清高帧图像采集和处理系统，包括CMOS图像采集模块、FPGA模块、ARM处理器模块和计算机显示终端，图像采集和处理流程包括如下步骤：

步骤一：CMOS图像采集模块，作为整个系统的图像采集前端，采用CMV2000图像传感器，负责将图像信息转换成数字信号传入到FPGA中进行下一步的处理，通过串行SPI总线接口接收由FPGA发送的控制指令，来修改图像的增益、像素位数等参数。

步骤二：FPGA模块负责配置CMOS图像传感器和控制图像采集前端，进行图像数据的串并转化及数据预处理，并对通过VDMA组件将图像数据传送到Zynq-7000 PS部分的DDR中，作为图像缓存。

步骤三：ARM处理器模块嵌入Linux系统，应用程序包括VDMA驱动程序和Socket通信程序，主要完成驱动程序调用，采集数据到用户空间缓冲区，利用Socket通信通过千兆网口与上位机通信，发送实时的图像数据。

步骤四：计算机显示终端，接收来自开发板缓存的图像数据并进行实时显示。

优选的，所述FPGA模块称为可编程逻辑，FPGA部分的内部资源和结构与7系列的FPGA一样，处理器系统包含了一个双核Cortex-A9处理器，集成了内存控制器和大量的外设接口，FPGA为可定制扩展，PS和PL均可独立运行，也可以通过平台内部丰富的互联总线使处理器系统和可编程逻辑联合使用。

优选的，所述CMV2000图像传感器最大分辨率2048×1088，最高帧率340fps，每像素转换成10bits或12bits，16路低压差分(LVDS)数据通道，1路LVDS时钟、1路LVDS控制信号，每路通道数据最大传输速率480Mbps，最大图像采集速率7680Mbps。

优选的，所述CMV2000图像传感器可通过SPI总线配置传感器工作模式，可选择10bits或12bits ADC分辨率，可以提供内部曝光或外部曝光模式，动态范围最高可达60dB。

优选的，所述FPGA模块和ARM模块之间由AXI总线进行连接。

优选的，所述AXI总线具有更高性能、更高带宽、延迟更低的特性。

与现有技术相比，本发明的有益效果是：Zynq处理平台芯片硬件的核心本质就是将双核ARM Cortex-A9处理器系统作为主系统，紧密结合28nm集成电路工艺，具有强大的配置功能和可扩展能力，双核ARM处理器不仅可以在开机时启动独立于可编程逻辑的操作系统，还可以根据需要配置可编程逻辑，内部基于AMBA协议的AXI高速互连通道解决了数据和储存之间的传输瓶颈问题；且利用Zynq平台可以运用成熟的千兆以太网解决方案，可编程逻辑也给开发人员提供足够的灵活性。

附图说明

图1为本发明的系统结构示意图；

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，本发明提供一种技术方案：基于Zynq高清高帧图像采集和处理系统，包括CMOS图像采集模块、FPGA模块、ARM处理器模块和计算机显示终端，图像采集和处理流程包括如下步骤：

步骤一：CMOS图像采集模块，作为整个系统的图像采集前端，采用CMV2000图像传感器，负责将图像信息转换成数字信号传入到FPGA中进行下一步的处理，通过串行SPI总线接口接收由FPGA发送的控制指令，来修改图像的增益、像素位数等参数。

步骤二：FPGA模块负责配置CMOS图像传感器和控制图像采集前端，进行图像数据的串并转化及数据预处理，并对通过VDMA组件将图像数据传送到Zynq-7000 PS部分的DDR中，作为图像缓存。

步骤三：ARM处理器模块嵌入Linux系统，应用程序包括VDMA驱动程序和Socket通信程序，主要完成驱动程序调用，采集数据到用户空间缓冲区，利用Socket通信通过千兆网口与上位机通信，发送实时的图像数据。

步骤四：计算机显示终端，接收来自开发板缓存的图像数据并进行实时显示。

为了增加编程的灵活性，本实施例中，优选的，FPGA模块称为可编程逻辑，FPGA部分的内部资源和结构与7系列的FPGA一样，处理器系统包含了一个双核Cortex-A9处理器，集成了内存控制器和大量的外设接口，FPGA为可定制扩展，PS和PL均可独立运行，也可以通过平台内部丰富的互联总线使处理器系统和可编程逻辑联合使用。

为了使图像采集更加清晰，本实施例中，优选的，所述CMV2000图像传感器最大分辨率2048×1088，最高帧率340fps，每像素转换成10bits或12bits，16路低压差分(LVDS)数据通道，1路LVDS时钟、1路LVDS控制信号，每路通道数据最大传输速率480Mbps，最大图像采集速率7680Mbps。

为了增加图像采集的动态范围，本实施例中，优选的，所述CMV2000图像传感器可通过SPI总线配置传感器工作模式，可选择10bits或12bits ADC分辨率，可以提供内部曝光或外部曝光模式，动态范围最高可达60dB。

为了使FPGA模块和ARM模块方便数据传递，本实施例中，优选的，所述FPGA模块和ARM模块之间由AXI总线进行连接。

为了加快传输速度，本实施例中，优选的，所述AXI总线具有更高性能、更高带宽、延迟更低的特性。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。