多路视频处理电路及装置的制作方法

本实用新型涉及多路视频处理技术领域，特别涉及多路视频处理电路及装置。

背景技术：

现有技术中，多路视频处理的处理电路一般如图2所示，视频信号的输入过程为：串行数据输入接口(sdiin，serialdigitalinterfacein)通过专用目标集成电路(soc，system-on-a-chip)进行转换然后通过fpga(field-programmablegatearray，现场可编程门阵列)处理器对视频信号进行算法处理。视频信号的输出过程为：fpga处理器将经过处理后的信号通过专用目标集成电路(soc)处理后再通过串行数据输出接口(sdiout，serialdigitalinterfaceout)进行输出，在有多路串行数据输入接口(sdiin)和多路串行数据输出接口(sdiout)同步处理时，由于专用目标集成电路(soc)的接口有限，需要根据实际需要进行扩展，这样使用的专用目标集成电路(soc)过多，布线复杂，导致成本也会相应增加，成品面积过大。

技术实现要素：

本实用新型的主要目的是提出一种多路视频处理电路，旨在解决现有的多路视频处理电路过于复杂的问题。

为实现上述目的，本实用新型提出一种多路视频处理电路，所述多路视频处理电路包括多个串行数据输入接口、fpga处理器、专用目标集成电路、多个双倍速率同步动态随机存储器和多个串行数据输出接口，所述fpga处理器具有多个输入端、多个输出端、多个数据处理端和多个动态存储端；

所述fpga处理器的多个输入端与多个所述串行数据输入接口一对一连接，所述fpga处理器的多个输出端与多个所述串行数据输出接口一对一连接，所述fpga处理器的多个数据处理端与多个所述双倍速率同步动态随机存储器的输入输出端一对一连接，所述fpga处理器的多个动态存储端与多个所述双倍速率同步动态随机存储器的输入输出端连接；

多个所述串行数据输入接口，用于接入多个数字视频信号并将多个所述数字视频信号转换成多个第一差分数字视频信号；

所述fpga处理器，用于将串行数据输入接口输入的多个所述第一差分数字视频信号输出至所述专用目标集成电路进行信号编码处理，得到hdmi信号，并将hdmi信号输入至所述双倍速率同步动态随机存储器进行分辨率处理，所述fpga处理器还用于将所述第二差分数字视频信号输出至所述专用目标集成电路进行信号解码处理后，得到第二差分数字视频信号，并输出至所述串行数据输出接口；

多个所述串行数据输出接口，用于将所述第二差分数字视频信号转换为多个数字视频信号输出。

可选地，所述多路视频处理电路还包括闪存，所述fpga处理器还包括数据端，所述fpga处理器的数据端与所述闪存的输入输出端连接；

所述闪存，用于存储所述fpga处理器的分辨率处理程序。

可选地，所述fpga处理器的型号为xc7a200t-ffg1156。

可选地，所述专用目标集成电路为芯片hi3531d。

可选地，所述双倍速率同步动态随机存储器的数量为四个。

可选地，所述串行数据输入接口和所述串行数据输出接口的数量为六个。

为实现上述目的，本实用新型还提出一种多路视频处理装置，包括如上所述的多路视频处理电路。

本实用新型通过将多个串行数据输入接口以及多个串行数据输出接口经过fpga处理器后再经过专用目标集成电路的处理，以此可以多个串行数据输入接口以及多个串行数据输出接口的信号处理均通过同一专用目标集成电路，而不必在每个串行数据输入接口以及串行数据输出接口处设置专用目标集成电路，从而减少电路的数量，以解决多路视频处理电路过于复杂的技术问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型多路视频处理电路的模块示意图；

图2为示例性技术中单路视频处理电路的模块示意图；

图3为单路视频处理电路中的串行数据输入接口和串行数据输出接口的电路示意图。

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

本实用新型提出一种多路视频处理电路，用于解决现有的多路视频处理电路线路过于复杂的技术问题。

在示例性技术中，如图2所示，多个串行数据输入接口和多个串行数据输出接口均设置有一个专用目标集成电路，此时多路视频处理电路的电路较为复杂，所占用的pcb板面积也会随着串行数据输入接口和串行数据输出接口的数量的增加越来越大。

在一实施例中，一种多路视频处理电路，所述多路视频处理电路包括多个串行数据输入接口10、fpga处理器30、专用目标集成电路50、多个双倍速率同步动态随机存储器40和多个串行数据输出接口20，所述fpga处理器30具有多个输入端、多个输出端、多个数据处理端和多个动态存储端。所述fpga处理器30的多个输入端与多个所述串行数据输入接口一对一连接，所述fpga处理器30的多个输出端与多个所述串行数据输出接口一对一连接，所述fpga处理器30的多个数据处理端与多个所述双倍速率同步动态随机存储器的输入输出端一对一连接，所述fpga处理器30的多个动态存储端与多个所述双倍速率同步动态随机存储器的输入输出端连接。

上述实施例中，将多个串行数据输入接口10以及多个串行数据输出接口20经过fpga处理器30后再经过专用目标集成电路50的处理，以此可以多个串行数据输入接口10以及多个串行数据输出接口20的信号处理均通过同一专用目标集成电路50，而不必在每个串行数据输入接口以及串行数据输出接口处设置专用目标集成电路50，从而减少电路的数量，以解决多路视频处理电路过于复杂的技术问题。

其中，多个所述串行数据输入接口接入多个数字视频信号并将多个所述数字视频信号转换成多个第一差分数字视频信号，所述fpga处理器30将串行数据输入接口输入的多个所述第一差分数字视频信号输出至所述专用目标集成电路50进行信号编码处理，得到hdmi(high-definitionmultimediainterface，不经过压缩的全数字高清晰度)信号，并将hdmi信号输入至所述双倍速率同步动态随机存储器进行分辨率处理，所述fpga处理器30还用于将所述第二差分数字视频信号输出至所述专用目标集成电路50进行信号解码处理后，得到第二差分数字视频信号，并输出至所述串行数据输出接口。多个所述串行数据输出接口将所述第二差分数字视频信号转换为多个数字视频信号输出。

可选地，所述多路视频处理电路还包括闪存60，所述fpga处理器30还包括数据端，所述fpga处理器30的数据端与所述闪存60的输入输出端连接。

其中，所述闪存60存储所述fpga处理器30的分辨率处理程序。值得注意的是，处理视频分辨率的程序在现有技术中可以找到多种应用程序，所以此处直接找到处理分辨率的应用程序并存储在闪存60中即可。

可选地，所述fpga处理器30的型号为xc7a200t-ffg1156。

其中，fpga处理器30对输入的第一差分数字视频信号以及专用目标电路过来的4k60/4k30的hdmi信号进行分辨率处理。可以在1080p@25/30/50/60、720p@50/60和1080p@50/60几种分辨率之间进行转换。

可选地，所述专用目标集成电路50为芯片hi3531d。

其中，芯片hi3531d将第一差分数字视频信号转换成4k60/4k30的hdmi信号到fpga处理器30。并同时实现将4k60/4k30的hdmi信号转换成第二差分数字视频信号。

可选地，所述双倍速率同步动态随机存储器的数量为四个。

其中，双倍速率同步动态随机存储器与fpga处理器30一起工作，可以加载闪存60中存储的处理分辨率的应用程序，并进行分辨率处理。当双倍速率同步动态随机存储器的数量为四个时，可以适用于大部分需要进行视频处理的场合，且占用比较小的pcb板面积。

可选地，所述串行数据输入接口和所述串行数据输出接口的数量为六个。

此时，串行数据输入接口和串行数据输出接口为6个可以适用大部分场合。

可选地，串行数据输入接口可以选用lmh0344芯片以及相应的辅助电路来实现将信号差分功能。串行数据输出接口可以选用lmh0302芯片以及相应的辅助电路来实现差分信号还原功能。具体的，电路可以参考图3，串行数据输入接口通过fpgain连接至fpga处理器30，串行数据输入接口通过fpgaout连接至fpga处理器30,并通过sdig插座与外界进行数据交换。

为了解决上述问题，本实用新型还提出一种多路视频处理装置，包括如上所述的多路视频处理电路。

值得注意的是，因为本实用新型多路视频处理装置包含了上述多路视频处理电路的全部实施例，因此本实用新型多路视频处理装置具有上述多路视频处理电路的所有有益效果，此处不再赘述。

以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的实用新型构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。