一种加速编解码专用集成电路及方法与流程

本发明涉及移动通信蓝牙技术领域，特别涉及一种加速编解码专用集成电路及方法。

背景技术：

随着移动通信领域的不断发展，蓝牙技术的应用也越来越广，尤其在蓝牙音乐等蓝牙音频的应用方面，蓝牙音频技术也向着低功耗、高音质、高性能的方向发展。

目前主流的蓝牙音频编码器中，sbc（sub-bandcoding，子带编码）编码技术出现最早，同时应用最为广泛，但传输效率低，同时因为蓝牙传输中间设备需要转码（压缩），所以同样规格的mp3文件在无线环境下要比有线环境损失更多细节，所以其传输音质一般。

aac编码技术（高级音频编码技术）是由mpeg（动态图像专家组）联合众多厂商推出的音频标准,该技术可实现较好的音质，但因其编解码过程中运算复杂度较高，相应处理器的耗能也会提高，而且使用时需支付高昂的专利授权费用。aptx系列编码技术和ldac编码技术，目前皆为私有技术，aptx和ldac目前都有一定的市场，但因其私有性质以及使用时的授权费，影响技术的全面推广。

而后蓝牙国际联盟联合众多厂商推出lc3编解码技术。由于lc3编解码技术推出的初衷是要满足低功耗蓝牙领域的音频应用，所以对lc3编解码器的功耗要求非常严格。同时，在低功耗蓝牙领域，很多处理器的运算性能及存储资源非常有限，同时需要电池续航能力较强，基于蓝牙国际联盟的lc3标准规范，相关研究机构或者厂商可对其进行实现和优化，常见的可选方案有纯软件实现优化、软件硬件结合实现优化以及纯硬件实现优化，本发明将采用软件硬件结合的实现优化方式，使得优化后的lc3编解码技术性能更好，续航时间更长，并且开发时间较短，便于产品快速更新。

总之，在蓝牙音频技术发展过程中，随着用户在高音质方面的需求不断提高，高音质对应的数据处理量显著增大，导致蓝牙音频设备的功耗及数据处理负荷显著增加。因此，需要有一种技术，在确保高音质的同时，还能够降低蓝牙音频设备的处理负荷和功耗。

技术实现要素：

本发明提供了一种加速编解码专用集成电路及方法，在确保高音质的同时，还能够使蓝牙音频设备的处理负荷和功耗降低。

在本发明的一方面中，本发明提供了一种加速编解码专用集成电路，其包括：硬件加速器，其用于在音频编码过程中对第一音频数据进行加速的低延迟改进型离散余弦变换运算ld-mdct和/或在音频解码过程中对第二音频数据进行加速的低延迟改进型离散余弦反变换运算ld-imdct，硬件加速器包括预处理及前旋处理模块和离散傅里叶变换模块，其中，离散傅里叶变换模块，用于在加速的低延迟改进型离散余弦变换运算ld-mdct中，对经由预处理及前旋处理模块进行第一预处理和前旋处理的第一音频数据进行多级离散傅里叶变换，和/或在加速的低延迟改进型离散余弦反变换运算ld-imdct中，对经由预处理及前旋处理模块进行第二预处理及前旋处理的第二音频数据进行多级离散傅里叶变换，多级离散傅里叶变换包括第一级离散傅里叶变换、第二级离散傅里叶变换以及第三级离散傅里叶变换，其中第一级离散傅里叶变换为5点维诺格勒傅里叶变换wfta，第二级离散傅里叶变换为2点维诺格勒傅里叶变换wfta、4点维诺格勒傅里叶变换wfta、8点维诺格勒傅里叶变换wfta、16点维诺格勒傅里叶变换wfta以及32点维诺格勒傅里叶变换wfta中的一者，第三级离散傅里叶变换为3点维诺格勒傅里叶变换wfta和9点维诺格勒傅里叶变换wfta中的一者。

在本发明的另一方面中，本发明提供了一种加速编解码专用集成电路的加速编解码方法，加速编解码专用集成电路包括硬件加速器，硬件加速器包括预处理及前旋处理模块、和离散傅里叶变换模块，加速编解码方法包括：由硬件加速器在音频编码过程中对第一音频数据进行加速的低延迟改进型离散余弦变换运算ld-mdct，和/或在音频解码过程中对第二音频数据进行加速的低延迟改进型离散余弦反变换运算ld-imdct，其中，由离散傅里叶变换模块在加速的低延迟改进型离散余弦变换运算ld-mdct中，对经由预处理及前旋处理模块进行第一预处理和前旋处理的第一音频数据进行多级离散傅里叶变换，和/或在加速的低延迟改进型离散余弦反变换运算ld-imdct中，对经由预处理及前旋处理模块进行第二预处理及前旋处理的第二音频数据进行多级离散傅里叶变换，多级离散傅里叶变换包括第一级离散傅里叶变换、第二级离散傅里叶变换以及第三级离散傅里叶变换，其中第一级离散傅里叶变换为5点维诺格勒傅里叶变换wfta，第二级离散傅里叶变换为2点维诺格勒傅里叶变换wfta、4点维诺格勒傅里叶变换wfta、8点维诺格勒傅里叶变换wfta、16点维诺格勒傅里叶变换wfta、32点维诺格勒傅里叶变换wfta中的一者，第三级离散傅里叶变换为3点维诺格勒傅里叶变换wfta和9点维诺格勒傅里叶变换wfta中的一者。

与现有技术中由cpu或dsp进行软件编程的方案相比，在本发明的加速编解码专用集成电路及其加速编解码方法中，低延迟改进型离散余弦变换运算ld-mdct和/或低延迟改进型离散余弦反变换运算ld-imdct，由asic专用集成电路执行并且采用了具体的多级离散傅里叶变换，使该复杂运算由asic专用集成电路完成使多个运算同时进行加快运算速度，使得蓝牙音频设备的功耗显著降低，从而在确保高音质的同时，能够使蓝牙音频设备的处理负荷和功耗降低。

附图说明

图1是本发明的加速编解码器专用集成电路系统架构图a；

图2是lc3编解码器中编码与解码原理图；

图3是本发明的加速编解码器专用集成电路系统架构图b；

图4是本发明的加速编解码器专用集成电路中的硬件加速器框图；

图5是以8k采样率的40点dft即wfta5xwfta8为例，用二维图方式说明图4中灰色部分的离散傅里叶变换dft的工作方式示意图；

图6是本发明的加速编解码器专用集成电路中内部ram模块存储示意图；

图7是以7.5毫秒帧长，32k采样率的dft为例，其运算框图的另外两种表示；

图8是本发明的加速编解码方法的一种具体实施方式的流程图；

图9是本发明的加速编解码专用集成电路的编码时序示意图；

图10是本发明的加速编解码专用集成电路的解码时序示意图。

具体实施方式

为了使本发明的上述特征和优点更加易懂，下面结合附图和具体实施方式对本发明做进一步详细说明。该详细说明仅仅是为了帮助理解本发明，本发明的保护范围不仅仅限于具体实施方式中的具体说明。

需要说明的是，本申请权利要求书和说明书中的术语“第一”、“第二”是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

在现有音频编解码技术的基础上，本发明的研究人员对音频编解码过程中的离散傅里叶变换运算采用多级离散傅里叶变换运算方法，采用专用集成电路asic，设计出一种加速编解码专用集成电路。

图1示出了本发明加速编解码专用集成电路的主要运算模块的架构图，在该具体实施方式中，本发明的加速编解码专用集成电路包括硬件加速器模块，该模块用于在音频编码过程中对第一音频数据进行加速的低延迟改进型离散余弦变换运算ld-mdct和/或在音频解码过程中对第二音频数据进行加速的低延迟改进型离散余弦反变换运算ld-imdct。其中硬件加速器模块包含有预处理及前旋处理模块、离散傅里叶变换模块和后旋及后处理模块。如图2所示，在本发明的一个具体实例中低延迟改进型离散余弦变换运算ld-mdct和低延迟改进型离散余弦反变换运算ld-imdct为图2中的灰色部分。

在本发明的一个具体实施方式中,预处理及前旋处理模块对低延迟改进型离散余弦变换运算ld-mdct中的第一音频数据进行第一预处理和前旋处理，对低延迟改进型离散余弦反变换运算ld-imdct中的第二音频数据进行第二预处理和前旋处理。在该具体实施方式中，其中第一预处理为将长度为n的所述低延迟改进型离散余弦变换运算ld-mdct序列长度转变为长度为n/2的dct-iv运算序列，在进一步转化为n/4长度的离散傅里叶变换dft数字序列，并将所述n/4长度的离散傅里叶变换dft数字序列映射为复数序列；第二预处理为将第二音频数据序列映射为复数序列。通过预处理将原本较长的运算序列转变为较短的运算序列，降低傅里叶变换中的运算复杂度和运算量，加快运算速度，降低运算的能耗。

在本发明的一个具体实施方式中，离散傅里叶变换模块在加速的低延迟改进型离散余弦变换运算ld-mdct中，对经由预处理及前旋处理模块进行第一预处理和前旋处理的第一音频数据进行多级离散傅里叶变换和/或在加速的低延迟改进型离散余弦反变换运算ld-imdct中，对经由预处理及前旋处理模块进行第二预处理及前旋处理的第二音频数据进行所述多级离散傅里叶变换。

在本发明的一个具体实施方式中，如图1所示，离散傅里叶变换模块包括第一级离散傅里叶变换即图3所示的第一级wfta和第二级离散傅里叶变换即图3所示的第二级wfta。其中第一级离散傅里叶变换为5点维诺格勒傅里叶变换wfta即图4所示的wfta5，第二级离散傅里叶变换为2点维诺格勒傅里叶变换wfta即图4所示的wfta2、4点维诺格勒傅里叶变换wfta即图4所示的wfta4、8点维诺格勒傅里叶变换wfta即图4所示的wfta8、16点维诺格勒傅里叶变换wfta即图4所示的wfta16以及32点维诺格勒傅里叶变换wfta即图4所示的wfta32中的一者。

在本发明的一个具体实施方式中，如图1所示，离散傅里叶变换模块还包括第三级离散傅里叶变换即图3所示的第三级wfta，其中第三级离散傅里叶变换为3点维诺格勒傅里叶变换wfta即图4所示的wfta3，9点维诺格勒傅里叶变换wfta即图4所示的wfta9中的一者。其中多级离散傅里叶变换中的各级运算顺序可以调换。

通过多级离散傅里叶变换运算，将运算序列转换为小点数的维诺格勒傅里叶变换wfta组合，使得傅里叶变换运算步骤减少，复杂度降低，运算速度加快，进而降低运算过程产生的能耗。

其中上文提到的多个小点数快速傅里叶变换为维诺格勒博士应用数论推导得出，并提出一种新的离散傅里叶变换计算方法即wfta算法，wfta算法的核心思想是将小点数的dft转换为循环卷积，利用多项式理论使卷积运算具有尽可能少的乘法次数，同时加法次数几乎不变，使得傅里叶变换运算更加简单，其中2、3、4、5、7、8、9和16点的离散傅里叶变换dft结果由维诺格勒博士应用数论推到得出，32点的快速傅里叶变换由wfta4和wfta8组成，运用库利-图基混合基算法进行运算得出。

在本发明的一个具体实施方式中，后旋及后处理模在加速的低延迟改进型离散余弦变换运算ld-mdct中对经过多级离散傅里叶变换运算的第一音频数据进行后旋处理和第一后处理和/或在加速的低延迟改进型离散余弦反变换运算ld-imdct中对经过多级离散傅里叶变换运算的第二音频数据进行后旋处理和第二后处理。其中第一后处理为将经过后旋处理的所述第一音频数据输出，第二后处理为将经过后旋处理的所述第二音频数据重新构造并输出。

在本发明的一个具体实施方式中，为了方便理解，本发明的加速编解码专用集成电路及方法将10毫秒帧长和7.5毫秒帧长在不同采样率下的各部分运算长度及维诺格勒算法分解列出下表进行说明：

表1：10毫秒帧长配置及wfta分解表

表2：7.5毫秒帧长配置及wfta表

下面针对表1进行说明。在表1：10毫秒帧长配置及wfta分解表中，ld-mdct、dct-iv及dft各部分序列长度变化对应上文中的预处理及前旋处理模块中的预处理过程，即将序列长度为n的数据序列转变为n/4的运算数据序列。表1说明了wfta分解的具体情况，并根据分解成的小点数乘积结果对多级离散傅里叶变换模块中的各个运算点数进行分配。如上文提到的第一级离散傅里叶变换为5点维诺格勒傅里叶变换wfta5，第二级离散傅里叶变换为2点维诺格勒傅里叶变换wfta2、4点维诺格勒傅里叶变换wfta4、8点维诺格勒傅里叶变换wfta8、16点维诺格勒傅里叶变换wfta16以及32点维诺格勒傅里叶变换wfta32中的一者,第三级离散傅里叶变换为3点维诺格勒傅里叶变换wfta3和9点维诺格勒傅里叶变换wfta9中的一者。

需说明的是，表1和表2中示出的分配方式只是一种优选的分配方式，但不排除有其他的分配方式。

当表1中示出的采样率确定之后，每帧样本数便会确定，后续便可使用本发明的加速编解码专用集成电路中的多级离散傅里叶模块对编解码过程中的傅里叶变换进行快速运算。

在本发明的一个具体实施方式中，为了更好的描述图4加速器框图中的离散傅里叶变换dft运算工作方式，以8k采样率，40点dft即wfta5×wfta8为例进行说明，其他依次类推。其中图5为二维图示说明，图5所示的可以进行原位运算，所以ram1、ram2、ram3可以复用，它们在逻辑上是三个，实体上是一个，在本发明中可以使用一块15x16x4byte的ram来实现，如图6所示，其中(a)wfta5×wfta8：使用斜线部分的ram；(b)wfta5×wfta8×wfta3:使用斜线部分的ram；(c)wfta5×wfta16×wfta3:使用斜线部分的ram。在该具体实施例中，4byte对应编解码器中的32bit精度，在实际的使用中，根据对音质或者精度的要求可以调整，例如5byte对应编解码器中的40bit精度，6byte的对应编解码器中当然48bit精度等。

在本发明的一个具体实施方式中，如图3所示，硬件加速器中还包括控制器和内部ram模块。其中控制器模块具有对第一音频数据和/或第二音频数据的判断和控制硬件加速器运算流程的功能。内部ram/fifo模块主要起数据临时存储的作用。

在本发明的一个具体实施方式中，如图3所示，控制器模块包括寄存器，第二中断处理和dma控制器。其中，蓝牙设备之间经过协议协商确认编解码器是音频编码过程,音频解码过程或者是音频编码加上音频解码过程。本地中央处理单元通过寄存器配置硬件加速器的处理工程为低延迟改进型离散余弦变换运算ld-mdct还是低延迟改进型离散余弦反变换运损ld-imdct，进而确认输入的处理数据为第一音频数据还是第二音频数据。

在本发明的一个具体实施方式中，当寄存器判断处理数据为第一音频数据后，通过图4所示的多路开关1和多路开关4对预处理及前旋模块和后旋及后处理模块中的处理过程进行选择。其中当处理数据为第一音频数据即进行编码过程时，如图4所示多路开关1选择预处理及前旋模块中的第一预处理过程，多路开关4选择后旋及后处理模块中的第一后处理过程；当处理数据为第二音频数据即进行解码过程时，如图4所示多路开关1选择预处理及前旋模块中的第二预处理过程，多路开关4选择后旋及后处理模块中的第二后处理过程。

在本发明的一个具体实施方式中，寄存器还可以判断第一音频数据和/或第二音频数据的帧长和采样率等数据特性信息。如图4所示，寄存器根据不同的帧长和采样率，通过多路开关2对第二级离散傅里叶变换的计算单元进行选择，通过多路开关4对第三级离散傅里叶变换的计算单元进行选择，进行与第一音频数据和第二音频数据相对应的离散傅里叶变换运算。

在本发明的一个具体实施方式中，如图3所示的第二中断处理主要对图1和图3所示的离散傅里叶变换模块中的多级离散傅里叶变换运算进行控制。如图3和图4所示，当第一级离散傅里叶变换即第一级wfta对第一音频数据和/或第二音频数据的快速傅里叶变换运算完成时，第二中断处理产生中断信号以表示第一级离散傅里叶变换运算的完成，同时第二级离散傅里叶变换即第二级wfta配置并启动，进行第二级离散傅里叶变换运算。当第二级离散傅里叶变换即第二级wfta对第一音频数据和/或第二音频数据的快速傅里叶变换运算完成时，第二中断处理产生中断信号以表示第二级离散傅里叶变换运算的完成，当需要进行第三级离散傅里叶变换运算时，则第三级离散傅里叶变换即第三级wfta配置并启动，进行第三级离散傅里叶变换运算。因为每一级wfta处理根据需要进行开启，从而避免了离散傅里叶变换模块中多级离散傅里叶变换同时开启造成的能源消耗，从而降低电路功耗。

在本发明的一个具体实施例中，如图3所示的dma控制器完成数据搬移和重排功能。

在本发明的一个具体实施方式中，如图3所示硬件加速器包括内部ram/fifo模块，其中内部ram模块包括ram1、ram2、ram3以及ram4。如图4所示，ram1存储预处理及前旋模块处理后的数据，并将数据传输给第一级wfta进行运算；ram2存储第一级wfta运算后的数据，并将数据传输给第二级wfta进行运算；ram3存储第二级wfta运算后的数据，并将数据传输给第三级wfta进行运算；ram4存储第三级wfta运算后的数据，并将数据传输到下一级。

在本发明的一个具体实施方式中，上文提到在多级离散傅里叶变换运算中，各级之间的运算顺序可以调换，在本发明的一个具体实例中，以7.5毫秒帧长，32k采样率的dft为例，其运算可有6种组合，如图7展示其中的两种。

在本发明的一个具体实施方式中，本发明的加速编解码专用集成电路包括中央处理器，如图1或图3所示。中央处理器包括硬件加速器控制。其中硬件加速器控制向硬件加速器发出控制信号，控制信号控制硬件加速器进行配置和启动，以使硬件加速器进行加速的低延迟改进型离散余弦变换运算ld-mdct和/或加速的低延迟改进型离散余弦反变换运算ld-imdct，中央处理器接收硬件加速器反馈的用于指示加速的低延迟改进型离散余弦变换运算ld-mdct和/或所述加速的低延迟改进型离散余弦反变换运算ld-imdct已经完成的指示信号。

在本发明的一个具体实施方式中，如图3所示，中央处理器cpu/dsp除硬件加速器控制外，还包括第一中断处理模块。第一中断处理在当硬件加速器处理一帧第一音频数据和/或第二音频数据结束时，其产生中断信号，表征一帧第一音频数据和/或第二音频数据在硬件加速器运算的完成，并且设置相应标志位。

在本发明的一个具体实施方式中，如图3所示中央处理器cpu/dsp还包括软件处理模块，该模块的功能概括为实现除低延迟改进型离散余弦变换运算ld-mdct和/或低延迟改进型离散余弦反变换运算ld-imdct以外的软件处理。在编码过程中，当硬件加速器启动后，中央处理器cpu/dsp即开始对当前帧的第一音频数据进行重采样和ltpf处理；当硬件加速器处理一帧第一音频数据结束后，该软件处理模块查询第一中断模块的结束标志，对进行低延迟改进型离散余弦变换ld-mdct运算的一帧第一音频数据进行后续编码工作。在音频解码处理过程中，在进行硬件加速器数据处理前该软件处理模块将会对第二音频数据进行处理，过程包括码流解析、噪声填充、全局增益、tns解码和sns解码，最后得到谱系数；在硬件加速器处理数据后，对运算后的第二音频数据ltpf处理、scaling并输出。软件处理部分非本发明要点，此处仅对主要功能进行描述。

在本发明的一个具体实例中，第一音频数据为脉冲编码调制（pcm）数据，第二音频数据为频谱系数。

在本发明的一个具体实施方式中，如图8所示，本发明的加速编解码专用集成电路的加速编解码方法包括以下步骤：

步骤s801为中央处理器控制硬件加速器配置并启动步骤，在该步骤中中央处理器中的硬件加速器控制模块当硬件加速器接收到处理数据时，配置并启动硬件加速器；当第一级离散傅里叶变换运算结束时，硬件加速器控制模块配置并启动第二级离散傅里叶变换；需要进行第三级离散傅里叶变换运算时，硬件加速器控制模块在第二级离散傅里叶变换运算结束时，配置并启动第三级离散傅里叶变换。

步骤s802为预处理及前旋模块处理数据步骤，在该步骤中，预处理及前旋模块对编码过程中的第一音频数据进行第一预处理和前旋操作，对解码过程中的第二音频数据进行第二预处理和前旋操处理。如图4所示，多路开关1对第一预处理和第二预处理不同处理过程进行选择。当处理数据为第一音频数据时，如图3所示的寄存器配置多路开关1对第一音频数据进行第一预处理，当处理数据为第二音频数据时，如图3所示的寄存器配置多路开关1对第一音频数据进行第二预处理。

步骤s803为第一级离散傅里叶变换运算步骤，在该步骤中，硬件加速器中的离散傅里叶变换模块对经过预处理及前旋处理的数据信息进行第一级离散傅里叶变换运算。如图4所示，即进行5点维诺格勒傅里叶变换wfta5运算。

步骤s804为第二级离散傅里叶变换运算步骤，在该步骤中，硬件加速器中的离散傅里叶变换模块对经过第一级离散傅里叶变换运算的数据信息进行第二级离散傅里叶变换运算，如图4所示，即进行2点维诺格勒傅里叶变换wfta2运算、4点维诺格勒傅里叶变换wfta4运算、8点维诺格勒傅里叶变换wfta8运算、16点维诺格勒傅里叶变换wfta16运算和32点维诺格勒傅里叶变换wfta32运算中的一者。如图4所示，第二级离散傅里叶变换中的小点数快速傅里叶变换的选择通过多路开关2进行选择。其中多路开关2由图3所示的寄存器根据处理数据的帧长，采样率等数据特性配置多路开关2的选择。

步骤s805为第三级离散傅里叶变换运算步骤，在该步骤中，硬件加速器中的离散傅里叶变换模块对经过第二级离散傅里叶变换运算的数据信息进行第三级离散傅里叶变换运算，如图4所示，即进行3点维诺格勒傅里叶变换wfta3运算和9点维诺格勒傅里叶变换wfta9运算中的一者。如图4所示，第三级离散傅里叶变换中的小点数快速傅里叶变换的选择通过多路开关3进行选择。其中多路开关3由图3所示的寄存器根据处理数据的帧长，采样率等数据特性配置多路开关3的选择。此处需说明的是第三级离散傅里叶变换运算步骤不是必需步骤，根据具体处理数据的不同进行选择。

步骤s806为后旋及后处理模块处理数据步骤，在该步骤中，后旋及后处理模块对编码过程中的第一音频数据进行第一后处理和后旋操作，对解码过程中的第二音频数据进行第二后处理和后旋操作。如图4所示，多路开关4对第一后处理和第二后处理不同处理过程进行选择。当处理数据为第一音频数据时，如图3所示的寄存器配置多路开关4对第一音频数据进行第一后处理，当处理数据为第二音频数据时，如图3所示的寄存器配置多路开关4对第二音频数据进行第二后处理。

在本发明的一个具体实施方式中，为了对编解码电路的编解码流程有更清晰的理解，下面结合图9和图10对编解码时序图做简单说明。其中图9为本发明的加速编解码专用集成电路的编码时序图，其中：

1)帧信号：表明一帧第一音频数据即一帧pcm数据已经准备好；

2)硬件加速处理：硬件加速器处理一帧的数据，先配置再启动硬件加速器；

3)硬件结束中断：mdct加速器产生中断指示一帧数据处理结束，中央处理器cpu/dsp会进入中断服务程序isr进行处理并设置相应标志；

4)软件处理：

a)在硬件加速器启动后，中央处理器cpu/dsp即开始重采样和ltpf的处理；

b)查询mdct的结束标志（通常此标志会在ltpf结束前设置），然后进行后续的编码操作。

图10为本发明的加速编解码专用集成电路的解码时序图，其中：

1)帧信号：表明一帧码流数据已经准备好；

2)软件预处理：主要包括码流解析、噪声填充、全局增益、tns解码和sns解码，最后得到谱系数即第二音频数据；

3)硬件加速处理：cpu/dsp配置并启动硬件加速器，然后由mdct硬件加速器处理一帧数据；

4)硬件结束中断：mdct加速器产生中断指示一帧数据处理结束，cpu/dsp会进入isr进行处理并设置相关标志；

5)软件后处理：对mdct输出的一帧数据做ltpf处理、scaling并输出。

从图9及其说明中可以了解在编码时硬件加速器与软件处理可以并行，降低了cpu/dsp的主频要求，这使得软件集成更简单。

综合上文的描述，本发明的一种加速编解码专用集成电路及方法，在发明涉及的硬件加速器中，采用维诺格勒博士在1975年提出了一种新的dft计算方法wfta算法进行维诺格勒傅里叶变换运算。减少运算步骤，加快运算速度，同时采用专用集成电路asic电路的设计，降低音频编解码器的功耗，延长蓝牙设备的池寿命。另外本发明的加速编解码专用集成电路，在硬件加速器进行运算同时，软件处理部分可以同时运行，降低了cpu/dsp的主频要求，使得软件集成更简单。