具有包括集成静电放电保护的接收器支路匹配网络的收发器前端的制作方法

本发明涉及收发器前端，尤其涉及具有降低的噪声系数(noisefigure；nf)的收发器前端的实施例。

背景技术：

更具体地说，本领域的技术人员将意识到，收发器是包括发射器及接收器的装置，该发射器及接收器共用共同的天线或天线阵列。收发器前端是指该收发器内从该天线至该发射器支路中的功率放大器(包括该功率放大器)以及至该接收器支路的低噪声放大器(包括该低噪声放大器)的电路。在传统的收发器前端架构中，该天线与输入/输出垫连接，且开关将该发射器支路或该接收器支路与该输入/输出垫选择性连接，从而与该天线连接。通常在该输入/输出垫与该开关之间集成静电放电(electrostaticdischarge；esd)保护结构(例如，分流电感器或其它esd保护结构)，以保护该前端中的该开关及其它组件。通常在该开关与该低噪声放大器之间的该接收器支路中集成阻抗匹配网络。以此方式配置的收发器前端的估计噪声系数(nf)可能因为该esd保护结构以及该开关结合该低噪声放大器而较高。因此，本领域需要经配置以具有降低的噪声系数的改进的收发器前端。

技术实现要素：

鉴于上述，本文中揭示为降低噪声系数(noisefigure；nf)而配置的收发器前端的实施例。一般来说，本文中所揭示的各实施例包括天线、发射器支路及接收器支路，它们都与输入/输出垫连接。该发射器支路通过阻抗转换器与该输入/输出垫(并由此与该天线)耦接。仅该接收器支路通过开关与该输入/输出垫(并由此与该天线)选择性电性连接。在该开关的上游的共同匹配网络为该开关及低噪声放大器提供阻抗匹配及静电放电保护，从而降低噪声系数。本文中还揭示集成于不同技术(例如，全耗尽绝缘体上硅(fullydepletedsilicon-on-insulator；fdsoi)技术及鳍式场效应晶体管(fin-typefieldeffecttransistor；finfet)技术)的特定实施例。在任何情况下，该收发器前端配置都具有额外的优点：从该发射器支路移除该开关(从而避免输出信号的功率损失)，并进一步避免当该开关处于关闭模式时(也就是，当该收发器处于发射模式时)在该开关上需要负偏置。

尤其，本文中大体揭示可操作于发射模式及接收模式并为降低噪声系数(nf)而配置的收发器前端的实施例。该收发器前端可包括天线、发射器支路及接收器支路，它们都与输入/输出垫连接。该发射器支路可包括功率放大器及阻抗转换器。在该发射模式期间，该功率放大器可生成输出信号。该阻抗转换器可将该功率放大器与该输入/输出垫耦接，从而允许该天线发射该输出信号。该接收器支路可包括低噪声放大器、开关、以及匹配网络。该开关可将该低噪声放大器与该输入/输出垫断开，或者将该低噪声放大器与该输入/输出垫连接。当通过该开关将该低噪声放大器与该输入/输出垫断开时，该收发器前端操作于该发射模式，在该发射模式期间，该开关保护该低噪声放大器不受该功率放大器所输出的输出信号的影响。当通过该开关将该低噪声放大器与该输入/输出垫连接时，该收发器前端操作于该接收模式，在该接收模式期间，该开关允许由该天线接收的输入信号被该低噪声放大器放大。该匹配网络可与该开关及该低噪声放大器可操作地连接，以为该开关及该低噪声放大器提供阻抗匹配及静电放电保护。

本文中所揭示的收发器前端的一个特定实施例是针对集成于fdsoi技术的设计。此收发器前端可包括天线、发射器支路及接收器支路，它们都与输入/输出垫连接。该发射器支路可包括功率放大器及阻抗转换器。在发射模式期间，该功率放大器可生成输出信号。该阻抗转换器可将该功率放大器与该输入/输出垫耦接，从而允许该天线发射该输出信号。该接收器支路可包括低噪声放大器、开关、以及匹配网络。在此情况下，该开关可具体包括多个串联连接的n型fdsoi晶体管。也就是说，该开关可包括位于半导体衬底之上的较薄埋置绝缘体层上的多个串联连接的、全耗尽的n型场效应晶体管。该开关可将该低噪声放大器与该输入/输出垫断开，或者将该低噪声放大器与该输入/输出垫连接。当通过该开关将该低噪声放大器与该输入/输出垫断开时，该收发器前端操作于发射模式，在该发射模式期间，该开关保护该低噪声放大器不受该发射器支路所输出的输出信号影响。当通过该开关将该低噪声放大器与该输入/输出垫连接时，该收发器前端操作于接收模式，在该接收模式期间，该开关允许由该天线接收的输入信号被该低噪声放大器放大。该匹配网络可与该开关及该低噪声放大器可操作地连接，以为该开关及该低噪声放大器提供阻抗匹配及静电放电保护。

本文中所揭示的收发器前端的另一个特定实施例是针对集成于finfet技术的设计。此收发器前端可包括天线、发射器支路及接收器支路，它们都与输入/输出垫连接。该发射器支路可包括功率放大器及阻抗转换器。在发射模式期间，该功率放大器可生成输出信号。该阻抗转换器可将该功率放大器与该输入/输出垫耦接，从而允许该天线发射该输出信号。该接收器支路可包括低噪声放大器、开关、以及匹配网络。在此情况下，该开关可具体包括(例如，位于块体半导体衬底上的)多个串联连接的n型鳍式场效应晶体管(finfet)。该开关可将该低噪声放大器与该输入/输出垫断开，或者将该低噪声放大器与该输入/输出垫连接。当通过该开关将该低噪声放大器与该输入/输出垫断开时，该收发器前端操作于发射模式，在该发射模式期间，该开关保护该低噪声放大器不受该发射器支路所输出的输出信号影响。当通过该开关将该低噪声放大器与该输入/输出垫连接时，该收发器前端操作于接收模式，在该接收模式期间，该开关允许由该天线接收的输入信号被该低噪声放大器放大。该匹配网络可与该开关及该低噪声放大器可操作地连接，以为该开关及该低噪声放大器提供阻抗匹配及静电放电保护。

附图说明

通过参照附图自下面的详细说明将更好地理解本发明，该些附图并不一定按比例绘制，且其中：

图1是显示传统的收发器前端的示意图；

图2是大体显示收发器前端的实施例的示意图；

图3a是显示收发器前端的一个实施例的示意图，且图3b及3c是分别显示可被包含于图3a的收发器前端中的示例开关及示例分流装置的剖视图；以及

图4a是显示收发器前端的一个实施例的示意图，且图4b及4c是分别显示可被包含于图4a的收发器前端中的示例开关及示例分流装置的剖视图。

具体实施方式

如上所述，收发器是包括发射器及接收器的装置，该发射器及接收器共用共同的天线或天线阵列。收发器前端是指该收发器内从该天线至该发射器支路中的功率放大器(包括该功率放大器)以及至该接收器支路的低噪声放大器(包括该低噪声放大器)的电路。

图1是显示收发器前端100的传统架构的示意图。此收发器前端100包括天线150、具有功率放大器110的发射器支路101，以及具有低噪声放大器120的接收器支路102。天线150与输入/输出垫151电性连接。开关180选择性地并可替代地将发射器支路101或接收器支路102与输入/输出垫151电性连接，从而与天线150电性连接。在输入/输出垫151与开关180之间的收发器前端100中集成静电放电(esd)保护结构155(例如，分流电感器或其它esd保护结构)，以保护该前端中的开关180及其它组件。通常在开关180与低噪声放大器120之间的接收器支路102中集成阻抗匹配网络130。

本领域的技术人员将意识到，接收器的噪声系数(nf)是指：当实际接收器与“理想”接收器在标准噪声温度下与匹配源连接时，在具有相同的总增益及带宽的情况下，该实际接收器的噪声输出与该“理想”接收器的噪声输出之间的分贝差。换句话说，nf是信噪比降低的度量。对于最佳接收器性能，该接收器的增益级应当具有低的nf值。不幸的是，由于该esd保护结构及该开关结合该低噪声放大器，如上所述并如图1中所示配置的收发器前端中的接收器支路102的估计噪声系数(nf)可能较高。这在为全耗尽晶体管形成而优化的技术节点尤为显著。具体地说，对于部分耗尽晶体管，通过使用它们的分流支路可应用至少一些esd自我保护。对于全耗尽晶体管(例如，全耗尽鳍式场效应晶体管；fdfinfet)或全耗尽绝缘体上硅场效应晶体管(fdsoifet)，没有分流支路。在此情况下，5g毫米波收发器(例如，30ghz收发器)的估计噪声系数(nf)可为约3.8db(包括esd结构及开关的2db以及低噪声放大器的1.8db)。

鉴于上述，本文中揭示为降低噪声系数(noisefigure；nf)而配置的收发器前端的实施例。一般来说，本文中所揭示的各实施例包括天线、发射器支路及接收器支路，它们都与输入/输出垫连接。该发射器支路通过阻抗转换器与该输入/输出垫(并由此与该天线)耦接。仅该接收器支路通过开关与该输入/输出垫(并由此与该天线)选择性电性连接。在该开关的上游的共同匹配网络为该开关及低噪声放大器提供阻抗匹配及静电放电保护，从而降低噪声系数。本文中还揭示集成于特定技术(例如，全耗尽绝缘体上硅(fullydepletedsilicon-on-insulator；fdsoi)技术及鳍式场效应晶体管(fin-typefieldeffecttransistor；finfet)技术)的特定实施例。在任何情况下，该收发器前端配置都具有额外的优点：从该发射器支路移除该开关(从而避免输出信号的功率损失)，并进一步避免当该开关处于关闭模式时(也就是，当该收发器处于发射模式时)在该开关上需要负偏置。

尤其，图2是大体显示经配置以具有降低的nf的收发器前端200的实施例的示意图。图3a是显示收发器前端300的特定实施例的示意图，该收发器前端经配置以具有降低的nf并包括支持在全耗尽绝缘体上硅(fdsoi)技术中的集成的特定特征。图4a是显示收发器前端400的另一个特定实施例的示意图，该收发器前端经配置以具有降低的nf并包括支持在鳍式场效应晶体管(finfet)技术中的集成的特定特征。

收发器前端200、300、400可包括：天线250、350、450；发射器支路201、301、401；以及接收器支路202、302、402。

天线250、350、450可为单个天线。或者，天线250、350、450可为充当单个天线的天线阵列。此类天线是本领域公知的，因此，从本说明书略去其细节，以使读者关注所揭示的实施例的显着方面。如上所述，收发器是包括发射器及接收器的装置，该发射器及接收器共用共同的天线或天线阵列。收发器前端是指该收发器内从该天线至该发射器支路中的功率放大器(包括该功率放大器)以及至该接收器支路的低噪声放大器(包括该低噪声放大器)的电路。该发射器支路是指作为该发射器的部分的该收发器前端的部分，且该接收器支路是指作为该接收器的部分的该收发器前端的部分。在任何情况下，天线250、350、450，发射器支路201、301、401以及接收器支路202、302、402都与输入/输出垫251、351、451连接。

发射器支路201、301、401可包括功率放大器210、310、410及阻抗转换器211、311、411，该阻抗转换器将功率放大器210、310、410与输入/输出垫251、351、451耦接，并由此与天线250、350、450耦接。在发射模式期间，功率放大器210、310、410可自低功率rf输出信号生成(也就是，可经调整以生成，经配置以生成等)高功率射频(radiofrequency；rf)输出信号。在示例实施例中，该高功率rf输出信号可为用于5g应用的毫米波(mmwave)rf输出信号(也就是，在24ghz与100ghz之间，例如，在30ghz)。或者，该高功率rf输出信号可为在无线电频谱的任意其它部分中的rf信号。在示例实施例中，功率放大器210、310、410可具有峰值在2.0与5伏之间(例如，在2.5v、在3v、在3.5v、在4v等)的输出电压摆幅。

阻抗转换器211、311、411可包括一对背靠背电感器(也就是，初级绕组214、314、414及次级绕组212、312、412)。在发射模式期间，功率放大器210、310、410可将所生成的输出信号施加于初级绕组214、314、414。由于感应耦合，相应的输出信号将出现于次级绕组212、312、412上，并将传递至输入/输出垫251、351、451，以通过天线250、350、450进行后续传输。依据该两个绕组之间的匝数比，阻抗转换器211、311、411在功率放大器210、310、410的输出与天线250、350、450的输入之间提供所需的阻抗匹配。

应当注意，如图所示，在功率放大器210、310、410与输入/输出垫251、351、451之间的发射器支路201、301、401中没有开关。也就是说，仅阻抗转换器211、311、411串联于功率放大器210、310、410之间。通过消除功率放大器210、310、410之间的开关的存在，功率放大器210、310、410与天线250、350、450之间的信号功率衰减被最小化。

接收器支路202、302、402可包括：开关280、380、480；低噪声放大器220、320、420；共同阻抗匹配网络230、330、430；一个或多个偏置电阻器271(以及可选地，272)、371、471-472；以及分流装置260、360、460。

开关280、380、480可具有输入端子285、385、485及输出端子286、386、486。开关280、380、480可经配置以(也就是，可经调整以)选择性地且可替代地将低噪声放大器220、320、420与输入/输出垫251、351、451断开，或者将低噪声放大器220、320、420与输入/输出垫251、351、451连接。当通过开关280、380、480将低噪声放大器220、320、420与输入/输出垫251、351、451断开时，该收发器前端操作于发射模式，在该发射模式期间，开关280、380、480保护低噪声放大器220、320、420不受该发射器支路所输出的输出信号影响。当通过开关280、380、4080将低噪声放大器220、320、420与输入/输出垫251、351、451连接时，该收发器前端操作于接收模式，在该接收模式期间，开关280、380、480允许由该天线接收的输入信号被低噪声放大器220、320、420放大。

具体地说，当该收发器前端操作于发射模式时，开关280、380、480可选择性地断开(尤其可响应控制信号以选择性地断开)低噪声放大器220、320、420与输入/输出垫251、351、451。通过在发射模式期间将低噪声放大器220、320、420与输入/输出垫251、351、451断开，开关280、380、480防止高功率以及尤其高电压输出信号(其可能从发射器支路201、301、401传递至接收器支路202、302、402)抵达并损伤低噪声放大器220、320、420。当该收发器前端操作于接收模式时，开关280、380、480还可选择性地连接(尤其可响应该控制信号的切换以选择性地连接)低噪声放大器220、320、420与输入/输出垫251、351、451。通过在接收模式期间将低噪声放大器220、320、420与输入/输出垫251、351、451连接，开关280、380、480允许在接收模式期间已由天线250、350、450接收的输入信号被低噪声放大器220、320、420处理。

在示例实施例中，开关280、380、480可包括多个堆叠式n型场效应晶体管(nfet)，或者，尤其，串联连接的多个nfet，所有该nfet的栅极与同一节点连接并响应在该节点上的控制信号(例如，所施加的栅极电压)来开启(也就是，响应所施加的较高栅极电压)或关闭(例如，响应所施加的低栅极电压，例如，放电至地)。应当注意，此类开关的特定特征可依据所使用的技术而变化(参见下面关于收发器前端300的接收器支路302中的开关380的详细讨论，另外，参见下面关于收发器前端400的接收器支路402中的开关480的详细讨论)。

或者，可使用任意其它合适的开关配置。不过，应当注意，无论开关的类型及特征，开关280、380、480都应当经配置以使其在发射模式期间经历来自功率放大器210、310、410的高电压输出信号时不会失效(也就是，不会从关闭状态转为开启状态)。例如，在该开关包括堆叠式nfet的示例实施例中，用于该开关中的所有nfet可靠操作的所有最大漏极-源极电压(vds)之和应当大于该功率放大器的最大输出电压，以防止该开关在发射模式期间失效。在一个例子中，如果功率放大器210、310、410具有2伏的最大输出电压，且如果该些nfet分别具有1.6伏的最大vds，则理想地，该开关将具有至少两个堆叠式nfet，在发射模式期间，该开关应当能够应付施加于其输入端子的1.6伏的2倍(也就是，3.2伏，其大于该功率放大器的2v最大输出电压)，而不会失效。在另一个例子中，如果功率放大器210、310、410具有3-4伏的最大输出电压，且如果该些nfet分别具有1.6伏的最大vds，则理想地，该开关将具有至少三个堆叠式nfet，在发射模式期间，该开关应当能够应付施加于其输入端子的1.6伏的3倍(也就是，4.8伏，其大于该功率放大器的3-4v最大输出电压)，而不会失效，以此类推。

接收器支路202、302、402的低噪声放大器220、320、420可在接收模式期间通过开关280、380、480接收微弱(也就是，低功率)rf输入信号，并可放大(也就是，可经调整以放大，经配置以放大等)这些rf输入信号，以在不增加当前噪声的情况下增加功率(也就是，不降低信噪比)。此类低噪声放大器220、320、420是本领域公知的，因此，从本说明书略去其细节，以使读者关注所揭示的实施例的显着方面。在发射模式期间，关闭低噪声放大器220、320、420。

接收器支路202、302、402的共同阻抗匹配网络230、330、430可与开关280、380、480及低噪声放大器220、320、420可操作地连接，以为开关280、380、480及该低噪声放大器提供阻抗匹配及静电放电(esd)保护。具体地说，共同阻抗匹配网络230、330、430可包括至少一个电感器及电容器231、331、431，它们串联电性连接于地与开关280、380、480的输入端子285、385、485之间。

共同阻抗匹配网络230、330、430的该电感器可为分立的电感器235、335、435，如图所示，该电感器与在输入/输出垫251、351、451的下游的接收器支路202、302、402连接。或者，在发射器支路201、301、401内的阻抗转换器211、311、411的次级绕组212、312、412(也就是，近端电感器部分)也可在接收模式期间充当该共同匹配网络的该电感器。次级绕组212、312、412的双重用途是可能的，因为在该发射器支路中没有开关，因此，次级绕组212、312、412是直接串联连接于地与匹配电容器231、331、431之间的电感器。在任何情况下，共同阻抗匹配网络230、330、430的该电感器可为低噪声放大器220、320、320提供阻抗匹配。该电感器还可为开关280、380、480及低噪声放大器220、320、420提供静电放电(esd)保护。

共同阻抗匹配网络230、330、430的电容器231、331、431可串联连接于该电感器与开关280、380、480的输入端子285、385、485之间，也可串联连接于输入/输出垫251、351、451与开关280、380、480的输入端子285、385、485之间。电容器231、331、431可为开关280、380、480提供电容匹配。应当注意，此电容器231、331、431也有助于偏置开关280、380、480的输入端子285、385、485，从而无需在发射模式期间向处于关闭状态的开关280、380、480的栅极端子施加负偏置。

应当注意，在一些实施例中，该共同阻抗匹配网络还可包括与该开关的该输出端子电性连接的第二电容器。例如，参见图2的收发器前端200的共同阻抗匹配网络230中的可选第二电容器232。另外，也参见图4a的收发器前端400的共同阻抗匹配网络430中的第二电容器432，该收发器前端可被集成于fdsoi技术并在下面进行更详细讨论。

如上所述，接收器支路202、302、402还可包括一个或多个偏置电阻器。例如，在本文中所揭示的各实施例中，接收器支路202、302、402可包括与开关280、380、480的输入端子285、385、485电性连接的至少第一偏置电阻器271、371、471，从而分别在发射模式及接收模式期间使不同的第一偏置电压能够被施加于开关280、380、480的输入端子285、385、485。在本文中所揭示的一些实施例中，该接收器支路还可包括第二偏置电阻器。例如，参见在图2中所示的收发器前端200的接收器支路202中的可选第二偏置电阻器272。另外，参见图4a中所示的收发器前端400的接收器支路402中的第二偏置电阻器472，该收发器前端可被集成于fdsoi技术并在下面进行更详细讨论。此类第二偏置电阻器272、472可与低噪声放大器220、420的输入端子225、425电性连接，从而在发射模式及/或接收模式期间使第二偏置电压能够被施加于该低噪声放大器的该输入端子。

可将分流装置260、360、460集成于在开关280、380、480的下游并在低噪声放大器220、320、420的上游(也就是，在该开关与该低噪声放大器之间)的该接收器支路中。分流装置260、360、460可具有开启状态(每当收发器前端200、300、400处于发射模式时发生)以及关闭状态(每当收发器前端200、300、400处于接收模式时发生)。分流装置260、360、460可经配置以于它在发射模式期间被开启时为电流流动提供低电阻路径。因此，如果开关280、380、480(在发射模式期间应当处于关闭状态)允许电流经过，则该电流将通过分流装置260、360、460被分流，以避开低噪声放大器220、320、420并防止该低噪声放大器被损坏。具体地说，分流装置260、360、460针对在esd的输入的大信号提供低阻抗，并因此抑制在lna输入的大摆幅。要注意，该lna通过共源共栅(cascode)装置关闭(附图中未显示)。分流装置260、360、460还可经配置以于它在接收模式期间被关闭时，经过该开关的电流不会被分流，而是被允许进入低噪声放大器220、320、420的输入端子225、325、425进行处理。分流装置260、360、460可为例如单个场效应晶体管。应当注意，此类分流装置的特定特征可依据所使用的技术而变化(参见下面关于收发器前端300的接收器支路302中的分流装置360的详细讨论，另外，参见下面关于收发器前端400的接收器支路402中的分流装置460的详细讨论)。

如上所述，图3a是显示收发器前端300的特定实施例的示意图，该收发器前端经配置以具有降低的nf并包括支持在全耗尽绝缘体上硅(fdsoi)技术中的集成的特定特征。图3b是显示可被包含于此收发器前端300中的示例开关380的剖视图，以及图3c是显示可被包含于收发器前端300中的示例分流装置360的剖视图。

本领域的技术人员将意识到，fdsoi技术使用绝缘体上硅晶圆，其在半导体衬底上方的薄埋置绝缘体层上具有超薄硅层(例如，具有25纳米或更小例如22纳米、12纳米等厚度的硅层)。该超薄硅层用以形成全耗尽平面场效应晶体管。可选地，在排列于晶体管下方的该半导体衬底中可形成阱区，并可接触这些阱区，以结合该埋置绝缘体层形成背栅极。

如上所述，收发器前端300可包括天线350、发射器支路301以及接收器支路302，它们都与输入/输出垫351连接。

发射器支路301可包括功率放大器310，该功率放大器通过阻抗转换器311与输入/输出垫351耦接，并由此与天线350耦接。在示例实施例中，功率放大器310可具有峰值在2.0与5伏之间(例如，在2.5v、在3v、在3.5v、在4v等)的输出电压摆幅。

接收器支路302可包括：低噪声放大器320，通过开关380可与输入/输出垫351连接；共同阻抗匹配网络330，具有串联连接于地与开关380的输入端子385之间的电感器及单个电容器331；单个偏置电阻器371，与开关380的输入端子385连接；以及分流装置360，连接于开关380的下游及低噪声放大器320的上游。

如上所述，共同阻抗匹配网络330的该电感器可为分立电感器335。或者，阻抗转换器311的次级绕组312可兼作该共同阻抗匹配网络的该电感器。

在此实施例中，开关380可包括平面的、串联连接的fdsoinfet381(a)-381(c)(例如，如图3b中所示)，该些fdsoinfet经配置以在发射模式期间选择性地断开低噪声放大器320与输入/输出垫351，以及在接收模式期间选择性地连接低噪声放大器320与输入/输出垫351。各fdsoinfet381(a)-381(c)可包括，位于埋置绝缘体层392(例如，埋置氧化物层)之上的薄半导体层393(例如，薄硅层)内的n+源/漏区382以及横向位于n+源/漏区382之间的沟道区383(例如，未掺杂沟道区)。如图所示，相邻的nfet可共用源/漏区，从而提供该串联连接。nfet381(a)-381(c)还可包括分别位于沟道区383之上的薄硅层393的顶部表面上的栅极结构384(分别包括栅极介电层及栅极导体层)。这些栅极结构384可电性连接于共同栅极节点387。为了最小化寄生电容，开关380的fdsoinfet381(a)-381(c)可为bfmoatfdsoinfet。也就是说，常常，在fdsoinfet制造期间，执行掺杂物注入制程，以在排列于一个或多个fdsoifet下方的该半导体衬底中形成一个或多个p阱(也就是，p+掺杂区)。可选地，此类p阱可被接触并结合该埋置绝缘体层可充当背栅极。不过，p阱的存在可导致寄生电容增加。为避免此寄生电容，可形成bfmoatfdsoifet。“bfmoat”是指在制造期间执行的掩蔽级，以阻挡掺杂物注入，从而在该半导体衬底的期望区域中没有p阱形成，以使该区成为高电阻区。因此，如图3b中所示，高电阻区397(也就是，没有p阱的区域)位于排列于fdsoinfet381(a)-381(c)下方的半导体衬底391内，且p阱环形区396邻接(也就是，环绕)高电阻区397。

应当注意，出于示例说明的目的，上述开关380包括三个串联连接的nfet381(a)-381(c)。不过，应当理解，所述附图及示例实施例并非意图限制。作为替代，可使用任意数目的一个或多个bfmoatfdsoinfet来形成开关380，只要开关380中的所有nfet的组合最大vds足以确保如果/当功率放大器310的最大输出电压被施加于开关380的输入端子385时，开关380在发射模式期间不会失效。在一个例子中，如果功率放大器310具有2伏的最大输出电压，且如果该些nfet分别具有1.6伏的最大vds，则理想地，开关380将具有至少两个堆叠式nfet，在发射模式期间，该开关应当能够应付施加于其输入端子的1.6伏的2倍(也就是，3.2伏，其大于该功率放大器的2v最大输出电压)，而不会失效。在另一个例子中，如果功率放大器310具有3-4伏的最大输出电压，且如果该些nfet分别具有1.6伏的最大vds，则理想地，该开关将具有至少三个堆叠式nfet，在发射模式期间，该开关应当能够应付施加于其输入端子的1.6伏的3倍(也就是，4.8伏，其大于该功率放大器的3-4v最大输出电压)，而不会失效，以此类推。

在此实施例中，分流装置360可为超低阈值电压(superlowthresholdvoltage；slvt)fdsoipfet，其被集成于在开关380的下游并在低噪声放大器320的上游的接收器支路302中。pfet分流装置360可具有开启状态(每当收发器前端300处于发射模式时发生)以及关闭状态(每当收发器前端300处于接收模式时发生)。如图3c中所示，可被包含于接收器支路302中的示例pfet分流装置360可包括，位于埋置绝缘体层392(例如，埋置氧化物层)之上的薄硅层393内的p+源/漏区362以及横向位于p+源/漏区362之间的沟道区363(例如，未掺杂沟道区)。pfet分流装置360可包括位于沟道区363之上的薄硅层393的顶部表面上的栅极结构364(包括栅极介电层及栅极导体层)，并且还可包括位于半导体衬底391内并邻接(也就是，环绕)高电阻区397的p阱环形区396。p阱环形区396可被接触并结合埋置绝缘体层392可充当背栅极。

在发射及接收模式中，此类收发器前端300可操作如下。

在发射模式期间，在发射支路301中，可开启功率放大器310，且该功率放大器可通过阻抗转换器311向输入/输出垫351并由此向天线350输出高功率输出信号。在发射模式期间，在接收器支路302中，可关闭开关380的nfet381(a)-381(c)及低噪声放大器320，并可开启pfet分流装置360。这可通过向开关380的共同栅极节点387及pfet分流装置360的前栅极以及(可选地)背栅极施加0.0伏的电压来实现。在发射模式期间，在接收器支路302中的额外偏置条件可包括通过偏置电阻器371向开关380的输入端子385施加正偏置电压(vbias)(例如，0.8v)，并将此相同的第一正偏置电压施加于pfet分流装置360的漏区。因此，在低噪声放大器320的输入端子325的电压电平将在0.8v，但仍可通过使用级联(cascade)偏置电压来关闭该低噪声放大器。应当注意，在发射模式期间，在发射器支路301中的阻抗转换器311以及在接收器支路302中的共同阻抗匹配网络330应当与该接收器支路的输入阻抗(zin_rx)共同设计。此外，应当注意，在发射模式期间，来自功率放大器310的输出电压将被施加于接收器支路302，尤其该共同阻抗匹配网络的电容器331，在这里，该输出电压在抵达开关380的输入端子385之前只会被稍微放大(例如，约10％)。不过，该摆幅将在输出端子386被完全衰减。

在接收模式期间，在发射器支路301中，关闭功率放大器310(例如，将功率放大器电压供应设置为地，并开启功率放大器偏置)。应当注意，在接收模式期间，在发射器支路301中的阻抗转换器311以及在接收器支路302中的共同阻抗匹配网络330也应当与该发射器支路的输入阻抗(zin_tx)共同设计，尤其，以使zin_tx不影响该接收器nf。zin_tx可例如采用大电感器(也就是，大于电感器335的电感器)与较大电阻器(例如，具有几个100欧姆的电阻器)并联连接的形式(未显示)。在接收模式期间，在接收器支路302中，可开启开关380的nfet381(a)-381(c)及低噪声放大器320，并可关闭pfet分流装置360。为开启开关380，可向开关380的共同栅极节点387施加高栅极电压(vgg)。vgg可等于该低噪声放大器的最优输入电压(vg0)加上正偏置电压(vbias)(例如，.8v)或某些更高的正偏置电压(vbias+)(例如，1.0v)。本领域的技术人员将意识到，该低噪声放大器的最优输入电压(vg0)可依据技术节点而变化。例如，对于22纳米fdsoi，此最优输入电压可为0.3-0.4伏。因此，vgg可等于1.2v或更高。为关闭pfet分流装置360，可向前栅极及(可选地)背栅极施加高正供应电压(vdd)。在接收模式期间，在接收器支路302中的额外偏置条件可包括向pfet分流装置360的漏区施加vdd，并通过偏置电阻器371向开关380的输入端子385施加较低的正偏置电压(vbias-)。vbias-可等于该低噪声放大器的最优输入电压(vg0)(如上所述)。应当注意，由于高电阻区397，该bfmoatfdsoinfet没有背栅极偏置。

如上所述，图4a是显示收发器前端400的特定实施例的示意图，该收发器前端经配置以具有降低的nf，并包括支持在块体鳍式场效应晶体管(finfet)技术中的集成的特定特征。图4b是显示可被包含于此收发器前端400中的示例开关480的剖视图，以及图4c是显示可被包含于收发器前端400中的示例分流装置460的剖视图。

本领域的技术人员将意识到，该块体finfet技术使用块体半导体衬底(例如，块体硅衬底)。一个或多个半导体鳍片(也就是，一个或多个细长的、较高且薄的、基本为矩形形状的半导体本体)被图案化为该衬底的上部。在各半导体鳍片内，沟道区横向位于源/漏区之间。栅极结构分别邻近相应沟道区的半导体鳍片的顶部表面及相对侧壁设置。此类finfet为全耗尽结构，与平面fet所呈现的单维场效应相比，其呈现多维场效应，并因此呈现对沟道区的改进栅极控制。与该半导体衬底的下部的隔离由一个或多个掺杂阱区提供。可选地，可在单个finfet中包含多个半导体鳍片，以增加驱动强度。

如上所述，收发器前端400可包括天线450、发射器支路401以及接收器支路402，它们都与输入/输出垫451连接。

发射器支路401可包括功率放大器410，该功率放大器通过阻抗转换器411与输入/输出垫451耦接，并由此与天线450耦接。在示例实施例中，功率放大器410可具有峰值在2.0与5伏之间(例如，在2.5v、在3v、在3.5v、在4v等)的输出电压摆幅。

接收器支路402可包括：低噪声放大器420，通过开关480可与输入/输出垫451连接；共同阻抗匹配网络430，具有串联连接于地与开关480的输入端子485之间的电感器及第一电容器431，以及与开关480的输出端子486连接的第二电容器432；与开关480的输入端子485连接的第一偏置电阻器471，以及与低噪声放大器420的输入端子425连接的第二偏置电阻器472；以及分流装置460，连接于开关480的下游及低噪声放大器420的上游。

如上所述，共同阻抗匹配网络430的该电感器可为分立电感器435。或者，阻抗转换器411的次级绕组412可兼作该共同阻抗匹配网络的该电感器。应当注意，需要第二电容器432以在开关480的输出端子486与第二偏置电阻器472之间提供隔离。

在此实施例中，开关480可包括串联连接的n型finfet481(a)-481(c)(例如，如图4b中所示)，该些finfet经配置以在发射模式期间选择性地断开低噪声放大器420与输入/输出垫451，以及在接收模式期间选择性地连接低噪声放大器420与输入/输出垫451。可形成nfet481(a)-481(c)，例如被图案化为p-半导体衬底491的上部的半导体鳍片499。对于各nfet，半导体鳍片499包括n+源/漏区482以及横向位于n+源/漏区482之间的p-沟道区483。如图所示，相邻的nfet可共用源/漏区，从而提供该串联连接。nfet481(a)-481(c)还可包括分别位于邻近沟道区483的半导体鳍片499的顶部表面及相对侧壁上的栅极结构484(分别包括栅极介电层及栅极导体层)。应当注意，可在该开关的该nfet中包含多个半导体鳍片，以改进驱动强度。在任何情况下，这些栅极结构484可电性连接于共同栅极节点487。nfet481(a)-481(c)可为“三阱”nfet。也就是说，p阱493可位于该nfet下方的p-半导体衬底491中，n阱492可位于p阱493与p-区(位于n阱492与衬底491的底部表面之间)之间的p-半导体衬底491中。

应当注意，出于示例说明的目的，上述开关480包括三个串联连接的nfet481(a)-481(c)。不过，应当理解，所述附图及示例实施例并非意图限制。作为替代，可使用任意数目的一个或多个三阱n型finfet来形成开关480，只要开关480中的所有nfet的组合最大vds足以确保如果/当功率放大器410的最大输出电压被施加于开关480的输入端子485时，开关480在发射模式期间在关闭状态下不会失效。在一个例子中，如果功率放大器410具有2伏的最大输出电压，且如果该些nfet分别具有1.6伏的最大vds，则理想地，开关480将具有至少两个堆叠式nfet，在发射模式期间，该开关应当能够应付施加于其输入端子的1.6伏的2倍(也就是，3.2伏，其大于该功率放大器的2v最大输出电压)，而不会失效。在另一个例子中，如果功率放大器410具有3-4伏的最大输出电压，且如果该些nfet分别具有1.6伏的最大vds，则理想地，开关480将具有至少三个堆叠式nfet，在发射模式期间，该开关应当能够应付施加于其输入端子的1.6伏的3倍(也就是，4.8伏，其大于该功率放大器的3-4v最大输出电压)，而不会失效，以此类推。

在此实施例中，分流装置460可为n型finfet，其被集成于在开关480、第二电容器432及第二偏置电阻器472的下游并在低噪声放大器420的上游的接收器支路402中。此nfet分流装置460可具有开启状态(每当收发器前端400处于发射模式时发生)以及关闭状态(每当收发器前端400处于接收模式时发生)。如图4c中所示，可被包含于接收器支路402中的示例pfet分流装置460可包括，位于被图案化为p-半导体衬底的上部的半导体鳍片498(例如，硅鳍片)内的n+源/漏区462以及横向位于n+源/漏区462之间的p-沟道区463。nfet分流装置460还可包括与沟道区463的半导体鳍片498的顶部表面及相对侧相邻的栅极结构464(包括栅极介电层及栅极导体层)，应当注意，在分流装置460的pfet中可包含多个半导体鳍片，以改进驱动强度。

在发射及接收模式中，此类收发器前端400可操作如下。

在发射模式期间，在发射支路401中，可开启功率放大器410，且该功率放大器可通过阻抗转换器411向输入/输出垫451并由此向天线450输出高功率输出信号。在发射模式期间，在接收器支路402中，可关闭开关480的nfet481(a)-481(c)及低噪声放大器420，并可开启nfet分流装置460。这可通过向开关480的共同栅极节点487施加0.0伏并向nfet分流装置460的栅极施加第一正偏置电压(例如，0.8v)来实现。开启nfet分流装置460下拉在低噪声放大器420的输入端子的电压电平，从而将其完全关闭。在发射模式期间，在接收器支路402中的额外偏置条件可包括通过第一偏置电阻器471向开关480的输入端子485施加相同的第一正偏置电压(vbias1)(例如，0.8v)，并通过第二偏置电阻器472向低噪声放大器420的输入端子425施加0.0v。应当注意，在发射模式期间，在发射器支路401中的阻抗转换器411以及在接收器支路402中的共同阻抗匹配网络430应当与该接收器支路的输入阻抗(zin_rx)共同设计。此外，应当注意，在发射模式期间，来自功率放大器410的输出电压将被施加于接收器支路402，尤其共同阻抗匹配网络430的第一电容器431，在这里，该输出电压在抵达开关480的输入端子485之前只会被稍微放大(例如，约10％)。不过，该摆幅将在输出端子486被完全衰减。

在接收模式期间，在发射器支路401中，关闭功率放大器410(例如，将功率放大器电压供应设置为地，并开启功率放大器偏置)。应当注意，在接收模式期间，在发射器支路401中的阻抗转换器411以及在接收器支路402中的共同阻抗匹配网络430也应当与该发射器支路的输入阻抗(zin_tx)共同设计，尤其，以使zin_tx不影响该接收器nf。zin_tx可例如采用大电感器(也就是，大于电感器435的电感器)与较大电阻器(例如，具有几个100欧姆的电阻器)并联连接的形式(未显示)。

在接收模式期间，在接收器支路402中，可开启开关480的nfet481(a)-481(c)及低噪声放大器420，并可关闭nfet分流装置460。为开启开关480，可向开关480的共同栅极节点487施加高栅极电压(vgg)。vgg可等于稍高的正偏置电压(vbias+)(例如，1.0v或更高)。例如，vgg可等于该低噪声放大器的最优输入电压(vg0)(例如，0.3-0.4v)加上正偏置电压(vbias)(例如，.8v)。也就是说，vgg可等于1.2v或更高。为关闭nfet分流装置460，将栅极放电至地。在接收模式期间，在接收器支路402中的额外偏置条件可包括，例如，对于20dbm功率处理，通过第一偏置电阻器471向开关480的输入端子485施加正偏置电压(vbias)(例如0.8v)，向nfet481(a)-481(c)下方的p阱493施加零电压(vpw)(例如，将p阱493放电至地)并向位于p阱下方及p-衬底491之上的n阱492施加显著较高的正电压(vnw，例如，2.5v)。此外，通过第二偏置电阻器472可向低噪声放大器420的输入端子425施加较低的正偏置电压(vbias-)。vbias-可等于该低噪声放大器的最优输入电压(vg0)(如上所述)。

因此，上面所揭示的内容揭示为降低噪声系数(nf)而配置的收发器前端的实施例。一般来说，各该实施例包括天线、发射器支路及接收器支路，它们都与输入/输出垫连接。该发射器支路通过阻抗转换器与该输入/输出垫(并由此与该天线)耦接。仅该接收器支路通过开关与该输入/输出垫(并由此与该天线)选择性电性连接。在该开关的上游的共同匹配网络为该开关及低噪声放大器提供阻抗匹配及静电放电保护，从而降低噪声系数。还揭示集成于不同技术(例如，全耗尽绝缘体上硅(fdsoi)技术及鳍式场效应晶体管(finfet)技术)的特定实施例。在任何情况下，该收发器前端配置都具有额外的优点：从该发射器支路移除该开关(从而避免输出信号的功率损失)，并进一步避免当该开关处于关闭模式时(也就是，当该收发器处于发射模式时)在该开关上需要负偏置。

应当理解，在上述结构中，半导体材料是指导电属性可通过掺杂杂质而改变的材料。示例半导体材料包括例如硅基半导体材料(例如，硅、硅锗、碳化锗硅、碳化硅等)以及氮化镓基半导体材料。纯半导体材料，尤其不掺杂用于增加导电性的杂质的半导体材料(也就是，未掺杂半导体材料)在本领域中被称为本征半导体。掺杂有用于增加导电性的杂质的半导体材料(也就是，掺杂半导体材料)在本领域中被称为非本征半导体，并且会比由相同的基材制成的本征半导体更加导电。也就是说，非本征硅将比本征硅更导电；非本征硅锗将比本征硅锗更导电，依此类推。而且，应当理解，可使用不同的杂质(也就是，不同的掺杂物)来获得不同的导电类型(例如，p型导电性及n型导电性)，且掺杂物可依据所使用的不同半导体材料而变化。例如，通常用第iii族掺杂物例如硼(b)或铟(in)掺杂硅基半导体材料(例如，硅、硅锗等)，以获得p型导电性，通常用第v族掺杂物例如砷(as)、磷(p)或锑(sb)掺杂硅基半导体材料，以获得n型导电性。通常用镁(mg)掺杂氮化镓(gan)基半导体材料，以获得p型导电性，或用硅(si)掺杂，以获得n型导电性。本领域的技术人员还将意识到，不同的导电水平将依赖于给定半导体区中的掺杂物的相对浓度水平。

应当理解，本文中所使用的术语是出于说明所揭示的结构及方法的目的，并非意图限制。例如，除非上下文中另外明确指出，否则这里所使用的单数形式“一个”以及“该”也意图包括复数形式。另外，本文中所使用的术语“包括”表明所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件，和/或其群组。而且，本文中所使用的术语例如“右”、“左”、“垂直”、“水平”、“顶部”、“底部”、“上方”、“下方”、“平行”、“垂直”等意图说明当它们以附图中取向并显示时的相对位置(除非另外指出)，且术语如“接触”、“直接接触”、“毗邻”、“直接相邻”、“紧邻”等意图表示至少一个元件物理接触另一个元件(没有其它元件隔开所述元件)。本文中所使用的术语“横向”说明当元件以附图中取向并显示时该些元件的相对位置，尤其表示一个元件位于另一个元件的侧边而不是另一个元件的上方或下方。例如，一个元件横向邻近另一个元件将在该另一个元件旁边，一个元件横向紧邻另一个元件将直接在该另一个元件旁边，以及一个元件横向围绕另一个元件将邻近并环绕该另一个元件的外侧壁。下面的权利要求中的所有方式或步骤加功能元素的相应结构、材料、动作及等同意图包括执行该功能的任意结构、材料或动作结合具体请求保护的其它请求保护的元素。

对本发明的各种实施例所作的说明是出于示例说明的目的，而非意图详尽无遗或限于所揭示的实施例。许多修改及变更将对于本领域的普通技术人员显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释所述实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭示的实施例。