一种卫星通信数据链收发模块的制作方法

本实用新型属于卫星通信技术领域，具体而言，涉及一种卫星通信数据链收发模块。

背景技术：

数据链作为无人机系统的重要组成部分，是无人机和地面控制站的信息传输纽带。卫星通信具有覆盖范围广、通信容量大、传输距离远和抗干扰能力强等优势，被广泛用为超视距数据链的中继平台。数据链收发模块当前正朝着小型化、宽带化、标准化和网络化等方向发展。

现有收发模块根据应用场景，通常有超外差结构和射频直接采样结构。超外差结构采用一次或两次变频方案，将射频信号下变频至中频信号，由ad芯片对中频信号进行采样，输出数字中频信号。该结构一级混频器前通常放置带通滤波器，滤除镜像频率信号，而通常该滤波器电路结构复杂且不易集成，整体来看，超外差接收结构电路复杂、成本较高、体积大且功耗高。射频直采结构得益于高速ad器件的发展，存在接收机动态范围受限、通带内增益不平坦、传输速率过高等缺点。

例如，现有ku波段卫通数据链收发模块常采用二次变频射频前端结构，以接收机为例，首先将天线接收ku波段信号下变频至l波段，然后将l波段信号下变频至低中频，ad芯片对该低中频信号进行采样，最后将中频数字采样信号送入信号处理平台进行解调、译码和解密等操作，且收发模块采用单独的加解密器和监控等模块，上述方案射频前端结构相对复杂。

技术实现要素：

本实用新型的目的在于提供一种卫星通信数据链收发模块，以简化卫星通信数据链模块电路结构，实现小型化。

为实现上述目的，本实用新型采用如下技术方案：

一种卫星通信数据链收发模块，包括数字信号板和模拟信号板，模拟信号板设有第一合路器、第二合路器以及双工路；信号数字板设有处理器、a/d转换单元以及巴伦单元；第一合路器输出端与射频部分的上变频功率放大器buc连接，第二合路器输出端与双工器连接，双工器与射频部分的下变频器lnb连接；巴伦单元包括第一巴伦、第二巴伦，第一巴伦输入端连接所述a/d转换单元的输出端，输出端连接所述第一合路器的输入端，第二巴伦输入端连接所述双工器，输出端连接a/d转换单元的输入端；所述a/d转换单元连接所述处理器。

在一些实施例中，所述模拟信号板还包括晶振模块，所述信号数字板还包括时钟管理单元，所述晶振模块与第一合路器、第二合路器以及时钟管理单元连接。

在一些实施例中，所述时钟管理单元采用ad9549时钟芯片，晶振模块采用具有抗震功能的晶振器件。

在一些实施例中，所述处理器采用fpga，所述a/d转换单元采用ad9361。

在一些实施例中，所述a/d转换单元的模拟电路与数字信号板的数字电路地线隔开。

在一些实施例中，所述信号数字板还设有电源单元，该电源单元包括电压转换模块，用于将外部输入的直流电压转换为第一路直流电压和第二路直流电压，其中，第一路直流电压给信号数字板供电，第二路直流电压通过sma头给模拟信号板供电。

在一些实施例中，电源单元隔离在所述数字信号板第一侧，并且各个电压电源线与地线之间分别配置去耦电容。

在一些实施例中，所述数字信号板、模拟信号板的pcb走线中，地线线宽>电源线线宽>信号线线宽。

在一些实施例中，电源单元还包括第一稳压芯片、第二稳压芯片，第一稳压芯片、第二稳压芯片输入端分别与所述第一路直流电压连接，第一稳压芯片输出1v直流电压作为处理器核电压，第二稳压芯片输出5.5v直流电压。

在一些实施例中，电源单元还包括降压调压芯片，降压调压芯片输入端与第二稳压芯片输出端连接，用于将所述5.5v直流电压分为5路，包括3.3v直流电压、1.8v直流电压以及一路ldo电源。

本实用新型在l波段采用零中频方案，从l波段直接下变频至基带，在基带进行模数转换，然后由一块fpga实现信号调制解调、编译码等功能，从而减小了收发模块的体积和成本。

此外，采用ad9361芯片的零中频结构，具有收发频点可变、收发带宽可调、采样率可配、输出功率可调、接收增益可调等特点，避免了镜像频率干扰，提高了提高了集成度，减小了收发模块的体积和成本。

此外，模拟板采用uls100a高稳抗震晶振模块，为数字板上的lnb和buc分别提供参考时钟。该晶振模块在机载震动环境中相位噪声稳定，提高了收发模块在震动环境中的工作稳定性。

此外，采用ad9549时钟管理芯片，该芯片具有一对差分输出时钟和cmos单端输出时钟，可同时向ad9361和fpga提供参考时钟，简化了硬件电路设计，提高了电路工作的稳定性。

通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。

在附图中：

图1为本实用新型的卫星通信数据链收发模块整体电路结构示意图；

图2为本实用新型的数字信号板电路结构示意图；

图3为本实用新型的数字信号板pcb布局示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，绝不作为对本实用新型及其应用或使用的任何限制。

参照图1，根据本实用新型的实施例，卫星通信数据链收发模块包括数字信号板10和模拟信号板20，其中，模拟信号板20用于对不同的低噪声下变频器lnb(高频头，lownoiseblock)及上变频功率放大器buc进行接口适配，并提供整个收发模块的全局时钟源。数字信号板10用于完成所有收发组合的接口、监控、视频编码及调制解调等功能。

如图1所示，模拟信号板20上集成有晶振模块、第一合路器、第二合路器以及双工路。

晶振模块例如为10mhz晶振模块，其分别与第一合路器、第二合路器连接，以向两合路器提供10mhz时钟。可选地，该晶振模块为具有抗震功能的晶振器件，例如uls100a，该晶振模块在机载震动环境中相位噪声稳定，提高了收发模块在震动环境中的工作稳定性。

第一合路器输出端与射频部分的上变频功率放大器buc连接，第二合路器输出端与双工器连接，双工器与射频部分的低噪声下变频器lnb连接。

晶振模块向数字信号板10输出例如10mhz时钟信号，作为数字信号板10时钟芯片的系统工作时钟。第一合路器输出10mhz参考时钟和中频信号给上变频功率放大器buc，第二合路器输出15v直流电压和10mhz参考时钟给双工器输出，双工器输出15v直流电压和10mhz参考时钟给低噪声下变频器lnb，接收低噪声下变频器lnb中频输出信号，并输出至数字信号板10。

继续参照图1，并结合图2、3，信号数字板10上集成有处理器、时钟管理单元、视频压缩单元、a/d转换单元、巴伦单元、接口单元和电源单元。

在一些实施例中，处理器可以采用fpga，例如xilinx公司的kintex-7系列fpga，例如k7-325t系列，该fpga有丰富的处理资源以及外设接口，便于将整个系统的处理工作集中到一个处理器中，节省硬件板卡面积，降低功耗。

时钟管理单元与所述10mhz晶振模块连接，用于接收10mhz时钟，为处理器及a/d转换单元提供工作时钟。该时钟管理单元可以采用dds芯片，例如ad9549时钟芯片，该芯片可以将输入的10mhz参考时钟转换为系统需要的32.768mhz采样时钟，并将该时钟作为数字信号板10的通用系统时钟。整个数字信号板10均基于该时钟下工作。ad9549芯片内部集成数字dds和锁相环，在有参考时钟输入情况下，可通过锁相环实现输出时钟与参考时钟同步；在无参考时钟输入情况下，可通过内部dds，根据系统时钟和频率控制字，对外输出时钟。该时钟芯片与fpga处理器之间配置接口采用spi接口。

视频压缩单元用于将接收到的视频信号进行压缩后传输给fpga处理器。可选地，视频压缩单元采用海思的hi3516芯片，该芯片具有视频编解码功能，可对视频进行压缩和解压缩。其中，该视频压缩芯片通过rgmi接口与fpga处理器连接。

巴伦单元包括第一巴伦、第二巴伦，第一巴伦输入端连接所述a/d转换单元的输出端，输出端连接所述第一合路器的输入端，以将a/d转换单元输出的第一差分信号转换为发射中频信号(例如950～1700mhz的中频信号)，发送给上变频功率放大器buc。第二巴伦输入端连接所述双工器，输出端连接a/d转换单元的输入端，以将双工器接收的lnb中频输出信号(例如950～1450mhz的中频信号)转换为第二差分信号，发送给所述a/d转换单元。

为了保证中频和基带能力，并简化系统设计，降低体积与功耗，可选地，所述a/d转换单元采用ad9361收发器。以接收链路为例，该收发器内部集成低噪声放大器、混频器、低通滤波器、delta-sigmaadc、数字抽取滤波器，具有agc功能，增加了接收机的动态范围，在突发通信中，可配置快速agc，微秒级别实现agc电路锁定，通过采用delta-sigma结构和过采样技术实现噪声整形，降低量化噪声。其中，该a/d转换单元与fpga处理器之间配置接口采用spi接口，数据/时钟传输接口采用lvds/cmos接口。

接口单元与fpga处理器连接，包括多个接口芯片。在一些实施例中，该接口单元包括rs422接口、lvds接口、以太网口等。其中，rs422接口用于实现fpga处理器与上变频功率放大器buc以及天线伺服之间的双向数据传输。lvds接口具有传输速率高、抗噪声能力强等特点，用于实现机载卫通数据链和机载计算机平台之间的双向数据传输。以太网口接口采用mac传输协议，用于实现地面卫通数据链和控制台之间的双向数据传输。

在一些实施例中，电源单元包括电压转换模块，用于将外部输入的28v直流电压转换为12v和15v两路直流电压输出。其中，12v直流电压给信号数字板10供电，15v直流电压通过sma头给模拟信号板20进行供电。

在一些实施例中，电源单元还包括第一稳压芯片、第二稳压芯片以及降压调压芯片。

第一稳压芯片、第二稳压芯片输入端分别与所述12v直流电压连接，第一稳压芯片输出1v直流电压作为fpga核电压，第二稳压芯片输出5.5v直流电压。所述稳压芯片例如可以选择aoz1039di。

降压调压芯片输入端与第二稳压芯片输出端连接，用于将所述5.5v直流电压分为5路，包括3.3v直流电压、1.8v直流电压以及一路ldo电源，以用于向a/d转换单元、视频压缩单元以及fpga处理器的ddr提供工作电源。该降压调压芯片例如可以采用adp5050，adp5050集成四路dc-dc以及一路ldo电源。

本实用新型中，将电源单元隔离在数字信号板10第一侧，并且各个电压与地线之间分别配置去耦电容，以最大限度的降低电、地线之间产生的噪声干扰。同时，数字信号板10、模拟信号板20的空闲区域敷铜与地连接做地线用。同时，a/d转换单元ad9361的模拟电路与数字信号板10数字电路的地线隔开，防止相互干扰。

接口芯片设置在数字信号板10的第二侧边缘，方便外接。

视频压缩部分hi3516以及sdi视频采集芯片、相应的ddr设置在数字信号板10的第三侧。

fpga处理器和a/d转换单元ad9361等高功耗器件相互靠近放在一起，以减少电源电压瞬时过冲。

时钟管理芯片ad9549以及相应时钟电路设置在fpga处理器和a/d转换单元ad9361旁，以保证时钟走线尽量短。同时，晶振模块背面不设置任何器件及印刷电路。

在pcb走线方面，地线线宽>电源线线宽>信号线线宽，例如信号线宽为6mil。晶振模块下面不过任何走线，防止被晶振干扰。

rs422接口、lvds接口、以太网口等采用差分布线。高速信号线之间的线间距大于等于3w宽度。

本实用新型采用零中频结构的ad9361芯片，收发频点可变、收发带宽可调、采样率可配、输出功率可调、接收增益可调等特点提高了收发模块的可配置、可重构和快速开发能力。

本实用新型采用ad9549时钟管理芯片，该芯片具有一对差分输出时钟和cmos单端输出时钟，可同时向a/d转换单元ad9361和fpga处理器提供参考时钟，简化了硬件电路设计，提高了电路工作的稳定性。同时，采用ad9549时钟管理芯片，比晶振电路抗抗干扰性更强，即使晶振输入信号有偏差，该芯片也可以输出稳定时钟信号，确保收发模块工作稳定。

以下对本实用新型的工作过程进行说明：

接收过程：首先由天线接收ku波段射频信号，经过lnb模块放大下变频至中频l波段，l波段信号经过第二巴伦转换为第二差分信号输入ad9361芯片，经过放大下变频至基带，后进行模数转换，ad9361接口单元将基带数字信号输入fpga，在fpga中完成解调、译码等步骤，最终实现接收。

发射过程：外部接口单元将待发数据输入fpga，在fpga内部完成编码、组帧、映射、成型等步骤，将数字信号输入ad9361，在ad9361内部完成数模转换以及上变频至l波段步骤，中频l波段信号输入buc单元，上变频至ku波段，放大后送入天线辐射出去。

本领域技术人员可以理解，本实用新型描述的重点在于卫星通信数据链收发模块的电路及板卡结构，而不在于信号处理算法，例如由fpga处理器执行的信号处理软件。并且，可以理解，本实用新型中，即便涉及诸如fpga处理器执行的信号处理方法，例如信号的调制解调、编译码、加解密、数据分发复接和监控等，所述方法也均采用本领域已知的常规处理方法，本实用新型不涉及对相关方法的改进。

最后应当说明的是，以上实施例仅用以说明本实用新型的技术方案而非对其限制；尽管参照较佳实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本实用新型的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本实用新型技术方案的精神，其均应涵盖在本实用新型请求保护的技术方案范围当中。