无线JTAG收发模块及JTAG调试系统

无线jtag收发模块及jtag调试系统
技术领域
1.本实用新型涉及通信技术领域，特别是涉及一种无线jtag收发模块及jtag调试系统。


背景技术：

2.jtag(joint test action group，联合测试行动组)是一种国际标准测试协议(ieee 1149.1兼容)，现在几乎所有的fpga都支持jtag调试接口，通过它可以下载程序、在线调试程序，所有基于fpga开发的系统应用在开发调试的时候都离不开jtag调试仿真器。
3.jtag调试仿真器一般都含有符合ieee 1149.1标准中tap(test access port)规范的接口，如图1所示，jtag调试仿真器为jtag转usb的有线连接调试，通过jtag调试仿真器对目标板调试，就是通过tap接口完成目标板中相关数据寄存器(dr)和指令寄存器(ir)的访问。
4.目前针对基于fpga的项目开发，所使用的jtag调试仿真器都是有线的，它在一些应用开发场合具有局限性，如无人机、移动小车等应用场合中有线jtag调试并不方便。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种无线jtag收发模块的技术方案，在现有jtag调试仿真器的基础上实现无线jtag调试的功能。
6.为实现上述目的及其他相关目的，本实用新型提供一种无线jtag收发模块，包括：
7.逻辑电路单元，接数据信号、时钟信号及模式选择信号；
8.rf芯片单元，与所述逻辑电路单元连接，用于所述数据信号、所述时钟信号及所述模式选择信号的接收与发送。
9.可选地，所述数据信号包括数据输入信号和数据输出信号，所述逻辑电路单元包括第一逻辑缓冲器、第二逻辑缓冲器、第三逻辑缓冲器及第四逻辑缓冲器，所述第一逻辑缓冲器的输入端接所述数据输出信号，所述第一逻辑缓冲器的输出端接所述rf芯片单元，所述第二逻辑缓冲器的输入端接所述数据输入信号，所述第二逻辑缓冲器的输出端接所述rf芯片单元，所述第三逻辑缓冲器的输入端接所述时钟信号，所述第三逻辑缓冲器的输出端接所述rf芯片单元，所述第四逻辑缓冲器的输入端接所述模式选择信号，所述第四逻辑缓冲器的输出端接所述rf芯片单元。
10.可选地，所述逻辑电路单元还包括主从切换开关、反相器及逻辑与门，所述主从切换开关的输入端接所述rf芯片单元，所述主从切换开关的输出端接所述反相器的输入端，所述反相器的输出端接所述逻辑与门的第一输入端，所述逻辑与门的第二输入端接所述rf芯片单元，所述逻辑与门的输出端分别接所述第一逻辑缓冲器、所述第二逻辑缓冲器、所述第三逻辑缓冲器及所述第四逻辑缓冲器的控制端。
11.可选地，所述主从切换开关用于所述无线jtag收发模块的模式切换选择，用于将所述无线jtag收发模块切换为主模块或者从模块的其中一种。
12.可选地，所述rf芯片单元包括rf芯片及天线，所述rf芯片分别与所述逻辑电路单元及所述天线连接。
13.可选地，所述rf芯片包括fifo存储器，所述第一逻辑缓冲器、所述第二逻辑缓冲器、所述第三逻辑缓冲器及所述第四逻辑缓冲器的输出端分别接所述fifo存储器。
14.可选地，所述rf芯片单元包括两路天线，一路所述天线用于所述数据信号、所述时钟信号及所述模式选择信号的接收，另外一路所述天线用于所述数据信号、所述时钟信号及所述模式选择信号的发送。
15.可选地，所述rf芯片单元还包括指示灯，所述指示灯与所述rf芯片连接。
16.同时，为实现上述目的及其他相关目的，本实用新型还提供一种jtag调试系统，所述jtag调试系统包括jtag调试仿真器、第一jtag插座、第一jtag公头、第二jtag公头、第二jtag插座及处理器，所述jtag调试仿真器、所述第一jtag插座及所述第一jtag公头依次有线连接，所述处理器、所述第二jtag插座及所述第二jtag公头依次有线连接，所述jtag调试系统还包括两个上述任意一项所述的无线jtag收发模块，一个所述无线jtag收发模块与所述第一jtag公头有线连接，另外一个所述无线jtag收发模块与所述第二jtag公头有线连接，两个所述无线jtag收发模块之间无线连接。
17.此外，为实现上述目的及其他相关目的，本实用新型还提供一种jtag调试系统，所述jtag调试系统包括jtag调试仿真器、处理器及两个上述任意一项所述的无线jtag收发模块，一个所述无线jtag收发模块与所述jtag调试仿真器连接，另外一个所述无线jtag收发模块与所述处理器连接，两个所述无线jtag收发模块之间无线连接。
18.如上所述，本实用新型的无线jtag收发模块及jtag调试系统，具有以下有益效果：
19.通过无线jtag收发模块，能实现jtag调试信号的无线传输，便于无人机和移动小车等不便于有线jtag调试场合下的jtag调试；对应的jtag调试系统不需要更改原jtag调试仿真器及pc主机上的驱动程序，就能实现无线jtag调试功能，结构简单，成本低廉。
附图说明
20.图1显示为jtag调试仿真器的有线调试局部结构示意图。
21.图2显示为本实用新型实施例中无线jtag收发模块的电路图。
22.图3显示为外挂式应用无线jtag收发模块组成的jtag调试系统的电路图。
23.图4显示为集成式应用无线jtag收发模块组成的jtag调试系统的电路图。
24.图5显示为基于无线jtag收发模块的jtag调试系统的控制流程图。
25.附图标记说明
26.e1—第一逻辑缓冲器，e2—第二逻辑缓冲器，e3—第三逻辑缓冲器，e4—第四逻辑缓冲器，u—逻辑与门，t—反相器，s—主从切换开关，tdo—数据输出信号，tdi—数据输入信号tdi，tck—时钟信号，tms—模式选择信号，vcc—电源电压，gnd—地。
具体实施方式
27.如前述在背景技术中所提及的：如图1所示，目前，jtag调试仿真器一般为jtag转usb的有线连接调试，jtag调试仿真器通过jtag公头及jtag母座接入jtag转usb的转接头，再通过usb连接线接到目标板进行调试，但是这并不适用于一些移动目标如无人机、移动小
车的jtag调试。
28.基于此，本实用新型在有线jtag调试仿真器的基础上，提出一种无线jtag调试系统：通过配对的无线jtag接收模块与无线jtag发送模块，实现jtag调试仿真器与目标板之间的无线通信调试。
29.以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
30.请参阅图2
‑
图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的电子元器件而非按照实际实施时的元器件型态、数目及布局而绘制，其实际实施时各电子元器件的型态、数量及布局可为一种随意的改变，且其布局型态也可能更为复杂。本说明书所附图式所绘示的电子元器件的结构形态、数量及布局等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构电子元器件的修饰或简单增减，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”等用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
31.详细地，如图2所示，本实用新型提供一种无线jtag收发模块，其包括：
32.逻辑电路单元，接数据信号、时钟信号tck及模式选择信号tms；
33.rf芯片单元，与逻辑电路单元连接，用于数据信号、时钟信号tck及模式选择信号tms的接收与发送。
34.其中，数据信号包括数据输入信号tdi和数据输出信号tdo。
35.详细地，如图2所示，逻辑电路单元包括第一逻辑缓冲器e1、第二逻辑缓冲器e2、第三逻辑缓冲器e3及第四逻辑缓冲器e4，第一逻辑缓冲器e1的输入端接数据输出信号tdo，第一逻辑缓冲器e1的输出端接rf芯片单元，第二逻辑缓冲器e2的输入端接数据输入信号tdi，第二逻辑e2的输出端接rf芯片单元，第三逻辑缓冲器e3的输入端接时钟信号tck，第三逻辑缓冲器e3的输出端接rf芯片单元，第四逻辑缓冲器e4的输入端接模式选择信号tms，第四逻辑缓冲器e4的输出端接rf芯片单元。
36.详细地，如图2所示，逻辑电路单元还包括主从切换开关s、反相器t及逻辑与门u，主从切换开关s的输入端接rf芯片单元，主从切换开关s的输出端接反相器t的输入端，反相器t的输出端接逻辑与门u的第一输入端，逻辑与门u的第二输入端接rf芯片单元，逻辑与门u的输出端分别接第一逻辑缓冲器e1、第二逻辑缓冲器e2、第三逻辑缓冲器e3及第四逻辑缓冲器e4的控制端。
37.其中，主从切换开关s用于无线jtag收发模块的模式切换选择，用于将无线jtag收发模块切换为主模块或者从模块的其中一种。
38.详细地，如图2所示，rf芯片单元包括rf芯片及天线，rf芯片分别与逻辑电路单元及天线连接。其中，rf芯片是至少带2路mimo(multi input multi output)技术的高速射频
芯片，能工作在全双工模式下，典型的工作频段是5.8ghz。
39.详细地，如图2所示，rf芯片包括fifo存储器，第一逻辑缓冲器e1、第二逻辑缓冲器e2、第三逻辑缓冲器e3及第四逻辑缓冲器e4的输出端分别接fifo存储器，通过fifo存储器对数据输出信号tdo、数据输入信号tdi、时钟信号tck及模式选择信号tms进行先入先出队列缓存。
40.详细地，如图2所示，rf芯片单元包括两路天线，即天线1和天线2，天线1和天线2中的一路天线用于数据输出信号tdo、数据输入信号tdi、时钟信号tck及模式选择信号tms的接收，天线1和天线2中的另外一路天线用于数据输出信号tdo、数据输入信号tdi、时钟信号tck及模式选择信号tms的发送。
41.需要说明的是，本实用新型实施例提出的无线jtag收发模块必须成对使用，包含主模块和从模块，为了方便使用节省成本，它们的硬件结构完全一样，通过主从切换开关s选择和识别。
42.可选地，如图2所示，rf芯片单元还包括指示灯，指示灯与rf芯片连接，通过指示灯实现两个无线jtag收发模块之间的无线配对连接的状态显示，便于检查或者维修。
43.同时，无线jtag收发模块还接电源电压vcc和地gnd，在此不再赘述。
44.可选地，如图3所示，针对被调试的目标板自带jtag物理接口(包括jtag插座及jtag公头)的，本实用新型提供一种基于外挂加载上述无线jtag收发模块的jtag调试系统，该jtag调试系统包括jtag调试仿真器、第一jtag插座、第一jtag公头、第二jtag公头、第二jtag插座及处理器(如mcu或者fpga)；在jtag调试仿真器端，jtag调试仿真器、第一jtag插座及第一jtag公头依次有线连接；在目标板端，处理器、第二jtag插座及第二jtag公头依次有线连接；jtag调试系统还包括两个上述无线jtag收发模块，一个无线jtag收发模块(主模块)与第一jtag公头有线连接，另外一个无线jtag收发模块(从模块)与第二jtag公头有线连接，两个无线jtag收发模块之间无线连接。
45.可选地，如图4所示，针对被调试的目标板不方便预留jtag物理接口(包括jtag插座及jtag公头)的，本实用新型提供一种基于板载集成上述无线jtag收发模块的jtag调试系统，该jtag调试系统包括jtag调试仿真器、处理器及两个上述无线jtag收发模块；在jtag调试仿真器端，一个无线jtag收发模块(主模块)与jtag调试仿真器连接；在目标板端，另外一个无线jtag收发模块(从模块)与处理器连接；两个无线jtag收发模块之间无线连接。
46.下面，将结合图5，详细介绍图3
‑
图4所示的jtag调试系统的工作原理，本实用新型的jtag调试系统并不需要改动现有的有线jtag调试仿真器，重点在于解决无线传输的问题，并口数字信号通过无线jtag收发模块传输，其包括编码、无线发送、无线接收、解码及时序修整等过程：
47.s1、无线jtag收发模块中的主模块和从模块在上电初始化之后，自动配对主
‑
从，配对的过程中指示灯快速闪烁，配对完成指示灯常亮显示；
48.s2、主模块与从模块配对完成后，检测jtag信号是否空闲，即检查是否存在jtag信号(包括数据输出信号tdo、数据输入信号tdi、时钟信号tck及模式选择信号tms)，检查是否在进行jtag调试；
49.s3、若存在jtag信号，则进行jtag信号的无线传输，其包括编码、无线发送、无线接收、解码及时序修整等过程，无线发送的jtag信号在发送之前，根据固定规则编码，加入时
钟信号tck的指针计数和偏移信息经过crc校验之后发送，无线接收到jtag信号之后，按固定规则解码，校验时钟信号tck指针计数和偏移信息，完成crc校验，数据无误之后还需要在逻辑缓冲器的辅助下，根据jtag协议，完成时序修整，确保通信正确有效。
50.其中，在主模块一端，时钟信号tck、数据输入信号tdi、模式选择信号tms是无线发送的数据，数据输出信号tdo是无线接收的数据；在从模块一端，时钟信号tck、数据输入信号tdi、模式选择信号tms是无线接收的数据，数据输出信号tdo是无线发送的数据；本实用新型采用udp一对一传输，udp相较于tcp具有更好的实时性，其传输数据的可靠性通过时钟信号tck的计数指针偏移和crc校验算法来弥补。
51.综上所述，在本实用新型提供的无线jtag收发模块及jtag调试系统中，通过两个无线jtag收发模块之间的无线配对连接，能实现jtag调试信号的无线传输，便于无人机和移动小车等不便于有线jtag调试场合下的jtag调试；对应的jtag调试系统不需要更改现有的jtag调试仿真器及pc主机上的驱动程序，就能实现无线jtag调试功能，结构简单，成本低廉。
52.上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。