脉冲振幅调制信号处理电路及包括其的通信装置的制作方法

1.本发明涉及脉冲振幅调制信号处理电路及包括其的通信装置。更详细地，本发明涉及一种提高非线性脉冲振幅调制信号的线性度的pam信号处理电路及包括其的通信装置。


背景技术：

2.光纤互联解决方案(optical interconnect solution)作为针对目前爆发性地增加的数据通信的解决方案，光纤互联解决方案已经在远距离及大都市通信网络中代替了铜(copper)基础的连接网。光纤互联解决方案的可适用区域随着宽带的增加和光通信技术的发展而逐渐扩展。上述的光纤互联解决方案中提供远距离光纤互联解决方案的代表性的形态中的一个是光收发机(optical transceiver)。
3.光收发机随着高清tv(hdtv)、视频点播(vod)、高速网络、物联网(iot)等的最新技术的发展，为了满足高容量联网的要求事项，提供各种高次脉冲调制信号处理。
4.尤其，4电平脉冲振幅调制(pam-4：pulse amplitude modulation-4)编码方式是将电压电平增加至4个，而具有如下优点：即将序列数据对比比特速度增加为两倍，并且，提供更多的转换。
5.但，理想地，高次电平的脉冲调制信号应为以相同的间隔分布的线性信号，但，存在通过增幅器时线性度降低的顽固问题。
6.图1的(a)表示通过理想的状态的增幅器的4电平脉冲调制信号(pam4)的线性度，图1的(b)表示以非线性地增幅的现实性的4电平脉冲调制信号(pam4)。
7.如图1的(a)所示，在理想的状态下，pam4信号的电压电平之间间隔高度(eh：eye height)要形成恒定的高度。但，实际上增幅器是如图1的(b)所示工作。这是基于收发器的电压电平的变动性和增幅器的部分性非线性度，根据脱离工作区域的程度而使得倾斜度不同，由此，使得pam4信号的电压电平之间间隔高度不一致。
8.尤其，pam4信号的电压电平越接近vdd、vss，增幅器的线性系数也越低，因此，倾斜度的形态也形成逐渐缓慢的形态。
9.上述的系统的非线性度存在如下问题：提高收发信号的比特误差率(ber：bit error ratio)，降低通信感应度，并且，延迟误差补正的数据处理速度及整体性的通信速度。


技术实现要素：

10.本发明为了解决上述的问题而提供，其目的为提供一种提高脉冲振幅调制信号的线性度的脉冲振幅调制信号处理电路及包括其的通信装置，其能够提高处理n-电平脉冲振幅调制(pam-n：pulse amplitude modulation-n)信号的电路的线性度，从而，能够降低比特误差率(ber)，提高通信感应度及数据处理速度，还能够提高通信速度。
11.为了解决上述的技术问题，本发明的实施例的电路作为处理n-电平脉冲振幅调制
(pam-n：pulse amplitude modulation-n)信号的电路，包括：输入部，其接收输入信号；主增幅器，其与所述输入部连接，以第1增益对所述输入信号进行增幅；及输出部，其输出所述主增幅器的输出信号，并且，所述脉冲振幅调制信号处理电路还包括：辅助增幅器，其在所述输入部与所述输出部之间与所述主增幅器并联连接，并且，根据与所述输出信号对应的线性度提高控制信号，对所述输入信号的至少一部分进行可变性增幅而向所述输出部提供。
12.为了解决上述的技术问题，本发明的实施例的通信装置作为通过光通信网接收pam-4信号的通信装置，包括：脉冲振幅调制信号处理电路，其处理4电平脉冲振幅调制(pam-4：pulse amplitude modulation 4)信号，而调整线性度；及通信模块，其基于通过所述脉冲振幅调制信号处理电路进行线性度调整处理的信号而进行通信，并且，所述脉冲振幅调制信号处理电路包括：输入部，其接收输入信号；主增幅器，其与所述输入部连接，以第1增益对所述输入信号进行增幅；及输出部，其输出所述主增幅器的输出信号，并且，所述脉冲振幅调制信号处理电路还包括：辅助增幅器，其在所述输入部与所述输出部之间与所述主增幅器并联连接，并且，根据与所述输出信号对应的线性度提高控制信号，对所述输入信号的至少一部分进行可变性增幅而向所述输出部提供。
13.并且，为了解决上述的技术问题的本发明的实施例的方法可通过用于在电脑执行所述方法的电脑可读的程序及所述程序实施。
14.根据本发明的实施例形成有辅助增幅器，其在输入部与输出部之间，与所述主增幅器并联连接，并根据与所述输出信号对应的线性度提高控制信号，可变性地增幅所述输入信号的至少一部分而向所述输出部提供。
15.从而，根据本发明的实施例，能够提高电路的线性度，从而，提供一种能够降低比特误差率(ber)，提高通信感应度及数据处理速度，还能够提高通信速度的非线性电平提高脉冲振幅调制信号的线性度的脉冲振幅调制信号处理电路及包括其的通信装置。
附图说明
16.图1为用于说明现有技术的图。
17.图2为表示根据本发明的实施例的电路的框图。
18.图3表示本发明的实施例的电路模式。
19.图4至图5为用于说明根据本发明的实施例变更的工作点而线性度得到改善的图。
20.图6至图8为用于说明根据本发明的实施例的工作点及截止范围的图。
21.图9表示根据本发明的其他实施例的电路模式。
22.图10为表示本发明的实施例与现有技术的比较实验结果的图表。
23.图11为用于说明本发明的实施例的电路的校准动作的流程图。
具体实施方式
24.以下内容只是示例本发明的原理。因此，虽然未在本说明书中明确地说明或图示，本发明的技术人员能够发明体现本发明的原理且属于本发明的概念和范围的各种装置。并且，本说明书中列举的所有附加条件和实施例原则上只是为了明确理解本发明的概念，并非限定于如上述地特别列举的实施例和状态。
25.并且，列举本发明的原理、观点及实施例，以及特定实施例的所有详细说明应当理解为包括上述的事项的结构性和功能性均等物。并且，上述的均等物不仅包括目前公知的均等物，还包括将来要开发的均等物即与结构无关地执行相同功能的所有元件。
26.从而，例如，本说明书的框图表示使得本发明的原理具体化的示例性的电路的概念性的观点。与其类似地，所有流程图、状态变换图、伪代码等可在电脑可读的媒介实质性地表示，并且，不论电脑或处理器是否明确图示，表示通过电脑或处理器执行的各种程序。
27.包括以处理程序或与其类似的概念表示的功能模块的附图中表示的各种元件的功能可通过使用专用硬件和与适当的软件关联地具有执行软件的能力的硬件提供。并且，通过处理器提供时，所述功能可通过单一专用处理器、单一公用处理器或多个个别处理器提供，其中的一部分可共享。
28.并且，以处理器、控制或与其类似的概念提供的术语的明确的使用不能排他性地引用解释具有执行软件的能力的硬件，并且，无限制暗示性地包括数据信号处理器(dsp)硬件、用于存储软件的只读存储器(rom)、随机存储器(ram)及非挥发性内存。还可包括公知惯用的其他硬件。
29.本说明书的申请范围下，用能够执行详细说明中记载的功能的部件表示的构成要素应当理解为包括执行上述功能的电路元件的组合或包括固件/微码等所有形式的软件的功能的所有方法，并且，为了执行上述功能，与能够执行上述软件的适当的电路结合。通过上述的申请范围定义的本发明是不同地列举的部件提供的功能相结合，与权利要求要求的方式结合，因此，能够提供上述功能的任何方式也应被视为本说明书的内容均等的。
30.上述的目的、特征及优点将通过关联附图的如下的详细说明而更加明确，从而，本发明的技术领域的普通技术人员能够容易实施本发明的技术思想。并且，在说明本发明时，如果判断对于与本发明有关的公知技术的详细说明不必要地混淆本发明的要旨，则省略对其的详细说明。
31.以下，参照附图详细说明根据本发明的优选实施例。
32.图2表示本发明的实施例的电路的框图。
33.参照图2，根据本发明的实施例的电路，可为接收n-电平脉冲振幅调制(pam-n：pulse amplitude modulation-n)信号输入，并增幅处理后输出的增幅电路，并且，n-电平脉冲振幅调制(pam-n：pulse amplitude modulation-n)信号是具有多个振幅电平的振幅调制信号，优选地，示例对于4电平脉冲振幅调制(pam-4)的增幅处理电路。
34.根据上述本发明的实施例的电路可称为脉冲振幅调制信号处理电路100，并且，连接形成有另外的通信模块(未图示)，其与脉冲振幅调制信号处理电路100连接，以从脉冲振幅调制信号处理电路100线性度提高处理的信号进行通信，而形成光信号等的通信装置。
35.并且，根据本发明的实施例的脉冲振幅调制信号处理电路100，如图2所示，包括输入部110、主增幅器120、辅助增幅器130、输出部140及线性度控制部150。
36.首先，输入部110包括：输入端子，其接收从外部输入的脉冲振幅调制信号的输入信号。输入端子的输入信号可称为vi。
37.并且，主增幅器120与所述输入部110连接，起到以第1增益对所述输入信号进行增幅的通常的增幅器的作用。主增幅器的输出信号例如可用io.main等电流信号标记。
38.并且，输出部140是输出所述主增幅器的输出信号的端子，可以为形成输出信号vo
的节点端子。
39.并且，根据本发明的实施例，脉冲振幅调制信号处理电路100还包括：辅助增幅器130(auxiliary amplifier)，其在所述输入部110与所述输出部140之间与所述主增幅器120并联连接，并根据与所述输出信号对应的线性度提高控制信号，对所述输入信号的至少一部分进行可变性增幅后向所述输出部140提供。
40.如图2所示，辅助增幅器130与主增幅器120并联连接。
41.并且，脉冲振幅调制信号处理电路100还包括：线性度控制部150，其从所述输出部140的输出信号测定预设定的工作信号电平变数，并生成基于所述工作信号电平变数的所述线性度提高控制信号而向所述辅助增幅器提供。
42.上述的工作信号电平变数可基于pam-4信号的电压电平及所述电压电平之间间隔高度而演算。例如，pam-4信号的电压电平与v1、v2、v3、v4对应，电压电平之间间隔高度分别与v2-v1(eh1：eye height1)、v3-v2(eh2：eye height2)、v4-v3(eh3：eye height3)对应。
43.为了提高线性度，要使eh1、eh2、eh3一致地调整，因此，所述线性度提高控制信号包括：控制信号，向使所述电压电平之间间隔高度一致的方向，按各个电压区域详细地移动所述辅助增幅器130的工作点。
44.该辅助增幅器130可包括：为了移动工作点，使基于线性度提高控制信号的工作点可变的mosfet(metal-oxide-semiconductor field-effect transistor)元件为基础形成的增幅器电路。优选地，mosfet元件为n型mosfet(nmos)及p型mosfet(pmos)结合形成的形态，并且，根据连接形态，可以形成各种方式的辅助增幅器130的电路。关于其的内容，通过图3至图9更详细地说明各个电路实施例。
45.图3表示本发明的实施例的电路模式。
46.参照图3，根据本发明的实施例的脉冲振幅调制信号处理电路100以接收输入部110的输入信号vi，主增幅器120的输出电流io.main向输出部140输出的形态构成，并且，辅助增幅器130为与主增幅器120并联连接的增幅器电路，包括将从输入部110输入的信号的dc成分去耦的第1电容器c1及第2电容器c2，并且，包括与其连接的各个nmos元件及pmos元件。
47.并且，各个nmos及pmos元件借由通过调整根据上述的所述线性度提高控制信号的栅极电压vgp、vgn而被偏压的p1及n1来分别形成输出电流io.p及io.n，并且，最终通过输出端子输出通过输出部140输出而线性度提高的输出信号vo。
48.图3的(a)是以将各个nmos及pmos电路单独地构成并使各个单独的漏极输出io.p、ip.n与输出部140连接的方式构成的模式，图3的(b)是表示构成为将nmos与pmos互补性地结合的形态的cmos(complementary metal-oxide semiconductor)逆变器的情况的模式。
49.图3的(a)的辅助增幅器130可以配备有：第1电容器c1及第2电容器c2，一端与所述输入部110并联连接，而将所述输入信号的dc电压去耦，并且，pmos电路的栅极与所述第1电容器c1的另一端连接，借由所述栅极接收基于所述去耦的输入信号及所述线性度提高控制信号vgp形成的第1偏压电压，并将pmos漏极电流io.p可变增幅后向所述输出部输出。并且，nmos电路的栅极与所述第2电容器c2的另一端连接，并借由所述栅极接收基于所述去耦的输入信号及所述线性度提高控制信号vgn的第2偏压电压，并将nmos漏极电流io.n可变增幅后向所述输出部输出。
50.并且，图3的(b)也类似地工作，辅助增幅器130包括：nmos与pmos互补性地连接的cmos逆变器(inverter)电路，漏极与所述输出部140连接，从各个栅极接收基于输入部110的去耦的输入信号及所述线性度提高控制信号的第1偏压电压及第2偏压电压，而将所述漏极的电流可变控制。
51.如图3所示，根据本发明的实施例的辅助增幅器130由pmos及nmos的系统结合电路或cmos逆变器电路构成，从而，对于pmos元件的栅极电压工作点和nmos元件的栅极电压工作点进行移动控制时，使得分别向线性地补正发生主增幅器120的非线性度的区域(与vdd、vss邻接的区域)的方向增幅。
52.图4至图5为用于说明通过根据本发明的实施例发生变更的工作点而线性度得到改善的附图。
53.更详细地，pmos(p1)及nmos(n1)的工作点是根据线性度控制部150的线性度提高控制信号而向栅极可变性地提供电压而形成。
54.为了演算上述的线性度提高控制信号，线性度控制部150可测定输出部140的工作信号电平变数，并且，该工作信号电平变数包括上述的电压电平v1、v2、v3、v4与电压电平之间高度eh1、eh2、eh3，并且，根据主增幅器120的vdd(漏极电源)电压、vss(源极电源)电压变数和各个poms及nmos的阈值电压vtp、vtn而决定线性度提高控制信号。
55.首先，辅助增幅器130要对于主增幅器120的线性区域进行截止(cut-off)处理，因此，向pmos的栅极提供vgp而形成的p1脱离截止区域而进入增幅区域的条件是vgp《vdd-vtp，并且，p1进入截止区域的条件是vgp》vdd-vtp。在此，vgp可为通过上述的去耦电容器c1被去耦的输入信号vi和线性度控制部150的线性度提高控制信号vgp重叠而形成第1偏压(p1)的结合信号。
56.相反地，向nmos的栅极提供vgn而形成的n1脱离截止区域而进入增幅区域的条件是vgn》vss+vtn，n1进入截止区域的条件是vgn《vss+vtn。在此，vgn可为通过上述的去耦电容器c2被去耦的输入信号vi和线性度控制部150的线性度提高控制信号vgn重叠而形成第2偏压(n1)的结合信号。
57.从而，参照图4及图5，辅助增幅器130将工作点截止处理为在使主增幅器120的第1增益a线性地形成的截止电压区间不工作，并且，在线性度控制部150生成与其对应的线性度提高控制信号vgn及vgp而向各个nmos及pmos栅极提供。
58.并且，辅助增幅器130可以进行移动工作点的处理，使得对于超过主增幅器120的截止电压区间的信号以第1增益a进行增幅，并且，在线性度控制部150生成与其对应的线性度提高控制信号vgn及vgp而向各个nmos及pmos栅极提供。
59.通过上述的处理，能够克服在除了截止之外的区间具有非线性的a'的增益的主增幅器120的临界点。如图4及图5所示，存在如下问题：主增幅器120的输出以|a|的增益对线性增幅区间t1～t2、t4～t6、t8～t9之间的电压进行增幅，而相反地，以|a'|的低增益对超过所述线性增幅区间的t2～t4、t6～t8之间的电压进行增幅。
60.但是，根据本发明的实施例的辅助增幅器130利用截止区间设定而筛选非线性增幅区间和线性增幅区间，并且，通过与脱离线性增幅区间的信号对应的工作点的变更，p1以第1增益|a|对t6～t8之间的电压进行增幅，n1以|a|对t2～t4之间的电压进行增幅处理。
61.并且，为了上述的处理，线性度控制部150生成根据vgp及vgn分别提供pmos(p1)及
nmos(n1)的偏压电压的可变控制信号，而执行根据输出部140的输出信号处理适当的系统工作的信号演算。从而，线性度控制部150还可包括用于处理其的一个以上的测定传感器及微处理器。
62.图6至图8为用于说明本发明的实施例的工作点及截止范围的附图。
63.参照图6，图6是如图3的(a)所示构成电路模式的情况的模拟结果图表，辅助增幅器130的nmos和pmos都为截止状态时，输出电流理想地应成为0地控制n1及p1，线性度控制部150根据时间的流逝动态地提供用于其的线性度提高控制信号即vgn、vgp。
64.并且，当pmos为截止，nmos为工作中时输出的电流io.n和nmos为截止且pmos为工作中时输出的电流io.p要相互相反方向形成，并且，线性度控制部150根据时间的流逝动态地提供用于其的线性度提高控制信号即vgn、vgp。
65.并且，p1及n1的截止区域和工作区域根据辅助增幅器130的nmos、pmos各自的阈值电压(vtn、vtp)和主增幅器120的vdd及vss而决定，图6表示通过电压图表形成工作区域及截止区域。
66.并且，参照图7及图8，如图3的(b)所示构成逆变器形式的电路模式的模拟结果图表，可确认辅助增幅器130的工作区域及截止区域对于各个pmos(p1)及nmos(n1)的电压为基准形成。图表中可确认上端曲线是电压的变化，下端曲线是电流的变化，并确认p1、n1分别在脱离截止区域的范围下工作。
67.图9表示本发明的另一实施例的电路模式。
68.参照图9，根据本发明的另一实施例的辅助增幅器130可包括在所述输入部110及所述输出部140之间无需另外的去耦电容器而连接，并接收基于所述线性度提高控制信号的大容积电压提供，而使得阈值电压可变的nmos及pmos相结合的工作点移动电路。
69.此时，如图9所示，线性度控制部150可控制根据大容积电压供应的vbp。由此，有效的工作点是从栅极电压减掉阈值电压的vtp、vtn的地点，因此，本发明的实施例的线性度控制部150还可提供用于调整nmos及pmos元件各自的阈值电压vtp、vtn的控制信号，而工作点发生变更提高线性度的结果。此时，无需另外的去耦电容也可实现，因此，有助于模块的小型化和节省生产费用。
70.图10为表示本发明的实施例与现有技术的比较模拟结果的图表。
71.如图10的(a)所示，只适用以往的单纯增幅器的脉冲振幅调制信号处理电路，存在如下问题：电压电平之间间隔eh1、eh2、eh3无法均匀形成，而中央间隔较宽。
72.但，本发明的实施例的电路模式与实现其的测试结果，如图10的(b)所示，能够确认相比中央间隔，上端及下端间隔也类似地形成，从而，信号的线性度也得到了提高。
73.图11为用于说明根据本发明的实施例的电路的校准工作的流程图。
74.如图11所示，为了辅助增幅器130的顺利工作，本发明的实施例的线性度控制部150可进入校准模式而校准辅助增幅器130的变数设定。
75.为此，线性度控制部150根据用户输入或既定条件确认校准模式进入(s101)。
76.并且，线性度控制部150首先在关闭辅助增幅器130的状态下，运行主增幅器120(s103)。
77.在此状态下，辅助增幅器130被关闭，因此，线性度控制部150可将vgp和vsp(pmos源极侧电压)相同地设定，并且，将vgn和vsn(nmos源极侧电压)也可相同地设定。
78.然后，线性度控制部150将用于线性度测定的测试信号图案向输入部110提供(s105)。
79.在此，线性度可用于演算主增幅器120的第1增益的a值。
80.并且，线性度控制部150从输出部140的输出信号演算工作信号电平变数(s107)。
81.在此，工作信号电平变数可包括：各个电平电压v1、v2、v3、v4、与电压间隔对应的第1电平控制变数eh1、第2电平控制变数eh2及第3电平控制变数eh3、平均电压vavg、最小信号电平(smin＝min(eh1,eh2,eh3)/2)、电平分离失配比(level separation mismatch ration,rlm＝6
×
smin/(v4-v1))中的至少一个。理想地，演算rlm为1，一般而言，100gbe pam4信号处理的要求规格(spec)为rlm是0.92以上。
82.然后，线性度控制部150使辅助增幅器的按各个nmos及pmos被偏压的栅极电压和源极电压逐渐地可变，以使第1电平控制变数eh1、第2电平控制变数eh2及第3电平控制变数eh3一致(s109)。
83.为了逐渐地可变，线性度控制部150首先判断是否为相当于eh2》eh1》eh3的第1条件或相当于eh2》eh3》eh1的第2条件。
84.并且，如果相当于所述第1条件或所述第2条件，线性度控制部150以两种方式进行逐渐性可变处理。
85.1)至eh2＝eh1为止，将包含于辅助增幅器130的nmos的vgn调整使其高于vsn，然后，至eh2＝eh1＝eh3为止，将包含于辅助增幅器130的pmos的vgp调整使其低于vsp的方式
86.2)至eh2＝eh3为止，将包含于辅助增幅器130的pmos的vgp调整使其低于vsp，然后，至eh2＝eh3＝eh1为止，将包含于辅助增幅器130的pmos的vgn调整使其低于vsn的方式
87.通过上述的线性度控制部150的调整处理，可通过辅助增幅器130自动地校准，使得第1电平控制变数eh1、第2电平控制变数eh2及第3电平控制变数eh3一致地偏压的n1、p1的工作点电压。
88.并且，在此说明的各种实施例，可利用例如软件、硬件或其组合而在电脑可读的记录媒介内形成。根据硬件的形成，在此说明的实施例可利用asics(application specific integrated circuits)、dsps(digital signal processors)、dspds(digital signal processing devices)、plds(programmable logic devices)、fpgas(field programmable gate arrays)、处理器(processors)、控制器(controllers)、微控制器(micro-controllers)、微处理器(microprocessors)、用于执行功能的电性单元中的至少一个实现。在有些情况下上述的实施例可通过控制部体现。
89.并且，以上说明的实施例可通过硬件构成要素、软件构成要素及/或硬件构成要素及软件构成要素的组合实现。例如，实施例中说明的装置、方法及构成要素可通过例如处理器、控制器、中央处理装置(cpu：central processing unit)、图形处理单元(gpu：graphics processing unit)、alu(arithmetic logic unit)、数据信号处理器(digital signal processor)、微电脑、fpga(field programmable gate array)、plu(programmable logic unit)、微处理器、专用集成电路(asics：application specific integrated circuits)或能够执行并应答命令(instruction)的其他某种装置等一个以上的通用电脑或特殊目的电脑而实现。
90.并且，上述的本发明的方法可被制作成为了在电脑执行的程序而存储在记录媒
介，电脑可读的记录媒介的示例为rom、ram、cd-rom、磁带、软盘、光数据存储装置等。
91.电脑可读的记录媒介被分散在通过网络连接的电脑系统，以分散方式存储并执行电脑可读的代码。并且，本发明的技术领域的程序员能够容易地推论为实现上述方法的功能性的(function)程序、代码及代码区。
92.并且，以上图示并说明了本发明的优选实施例，但，本发明并非限定于上特征的实施例，本发明的技术领域的普通技术人员可在不脱离权利要求书申请的本发明的要旨的前提下进行各种变形实施，并且，上述的变形实施不能脱离本发明的技术思想或展望而理解。