接收多电平信号的接收器、包括接收器的存储器件和使用接收器接收数据的方法与流程

接收多电平信号的接收器、包括接收器的存储器件和使用接收器接收数据的方法
1.相关申请的交叉引用
2.本技术要求于2021年1月6日在韩国知识产权局(kipo)递交的韩国专利申请no.10-2021-0001264的优先权，其全部内容通过引用合并于此。
技术领域
3.示例实施例总体上涉及半导体集成电路，并且更具体地涉及接收多电平信号的接收器、包括接收器的存储器件以及使用接收器接收数据的方法。


背景技术：

4.半导体存储器件通常可以根据它们在与电源断开连接时是否保留所存储的数据而被划分成两类。这些类别包括易失性存储器件和非易失性存储器件，易失性存储器件在断电时会丢失所存储的数据，非易失性存储器件在断电时会保留所存储的数据。易失性存储器件可以高速执行读取和写入操作，而其中存储的内容可能在断电时丢失。非易失性存储器件即使在断电时也可以保留其中存储的内容，这意味着它们可以用于存储无论它们是否通电都必须保留的数据。
5.近来，随着半导体存储器件的性能提高，存储器控制器和半导体存储器件之间的通信速度(或接口速度)也得以提高。因此，已经研究了在一个单位间隔(ui)期间发送多个位的多级信令。


技术实现要素：

6.本公开的至少一个示例实施例提供了一种能够在接收基于多级信令的信号的同时提高时序裕度并降低功耗的接收器。
7.本公开的至少一个示例实施例提供了一种包括接收器的存储器件。
8.本公开的至少一个示例实施例提供了一种使用接收器接收数据的方法。
9.根据示例实施例，一种被配置为接收具有彼此不同的三个或更多个电压电平的多电平信号的接收器包括补偿电路、采样电路、输出电路和模式选择器。补偿电路通过补偿作为多电平信号的输入数据信号上的符号间干扰(isi)来产生多个数据信号和多个参考电压。多个参考电压中的每一个包括多个补偿参考电平。采样电路基于多个数据信号和多个参考电压产生多个采样信号。多个采样信号中的每一个包括多个判定值。输出电路基于多个采样信号产生输出数据，并基于输出数据的先前值选择输出数据的当前值。输出数据包括彼此不同的两个或更多个位。模式选择器基于操作环境产生用于选择第一操作模式和第二操作模式之一的模式选择信号。补偿电路和采样电路在第一操作模式下被完全启用，且补偿电路和采样电路在第二操作模式下被部分启用。
10.根据示例实施例，一种存储器件包括接收器和存储单元阵列。接收器接收输入数据信号，输入数据信号是具有彼此不同的三个或更多个电压电平的多电平信号。存储单元
阵列基于输入数据信号执行数据写入操作。接收器包括补偿电路、采样电路、输出电路和模式选择器。补偿电路通过补偿输入数据信号上的符号间干扰(isi)来产生多个数据信号和多个参考电压。多个参考电压中的每一个包括多个补偿参考电平。采样电路基于多个数据信号和多个参考电压产生多个采样信号。多个采样信号中的每一个包括多个判定值。输出电路基于多个采样信号产生输出数据，并基于输出数据的先前值选择输出数据的当前值。输出数据包括彼此不同的两个或更多个位。模式选择器基于操作环境产生用于选择第一操作模式和第二操作模式之一的模式选择信号。补偿电路和采样电路在第一操作模式下被完全启用，且补偿电路和采样电路在第二操作模式下被部分启用。
11.根据示例实施例，在基于具有彼此不同的三个或更多个电压电平的多电平信号接收数据的方法中，基于操作环境产生用于选择第一操作模式和第二操作模式之一的模式选择信号。由补偿电路基于模式选择信号通过补偿作为多电平信号的输入数据信号上的符号间干扰(isi)，来产生多个数据信号和多个参考电压。多个参考电压中的每一个包括多个补偿参考电平。由采样电路基于模式选择信号、多个数据信号和多个参考电压产生多个采样信号。多个采样信号中的每一个包括多个判定值。基于多个采样信号产生输出数据。输出数据包括彼此不同的两个或更多个位。基于输出数据的先前值选择输出数据的当前值。补偿电路和采样电路在第一操作模式下被完全启用，且补偿电路和采样电路在第二操作模式下被部分启用。
12.根据示例实施例，一种被配置为接收具有彼此不同的三个或更多个电压电平的多电平信号的接收器包括补偿电路、采样电路和输出电路。补偿电路通过补偿作为多电平信号的输入数据信号上的符号间干扰(isi)来产生多个数据信号和多个补偿参考电平。采样电路基于多个数据信号和多个补偿参考电平产生多个判定值。输出电路基于多个判定值产生输出数据，并基于输出数据的先前值选择输出数据的当前值。输出数据包括彼此不同的两个或更多个位。对多个补偿参考电平执行均衡，使得多个补偿参考电平全都改变相同的电平。基于输出数据的先前值确定均衡的方向。
13.根据示例实施例，一种被配置为接收具有彼此不同的第一电压电平、第二电压电平、第三电压电平和第四电压电平的多电平信号的接收器包括补偿电路、采样电路、输出电路和模式选择器。补偿电路补偿作为多电平信号的输入数据信号上的符号间干扰(isi)，并且包括第一后游标消除器、第二后游标消除器、第三后游标消除器和第四后游标消除器。第一后游标消除器产生第一数据信号以及第一、第二和第三补偿参考电平。第二后游标消除器产生第二数据信号以及第四、第五和第六补偿参考电平。第三后游标消除器产生第三数据信号以及第七、第八和第九补偿参考电平。第四后游标消除器产生第四数据信号以及第十、第十一和第十二补偿参考电平。采样电路包括第一限幅器、第二限幅器、第三限幅器和第四限幅器。第一限幅器通过将第一数据信号与第一、第二和第三补偿参考电平进行比较来产生第一、第二和第三判定值。第二限幅器通过将第二数据信号与第四、第五和第六补偿参考电平进行比较来产生第四、第五和第六判定值。第三限幅器通过将第三数据信号与第七、第八和第九补偿参考电平进行比较来产生第七、第八和第九判定值。第四限幅器通过将第四数据信号与第十、第十一和第十二补偿参考电平进行比较来产生第十、第十一和第十二判定值。输出电路基于第一至第十二判定值产生输出数据，并基于输出数据的先前值选择输出数据的当前值。输出数据包括最高有效位(msb)和最低有效位(lsb)。模式选择器基
于操作环境选择第一操作模式和第二操作模式之一。第一限幅器至第四限幅器在第一操作模式下被完全启用，且第一限幅器至第四限幅器在第二操作模式下被部分启用。
14.在根据示例实施例的接收器、存储器件和接收数据的方法中，可以接收多电平信号，并且可以应用或采用循环展开结构。例如，接收器可以实现为基于操作环境在第一操作模式和第二操作模式之一下操作的双模式循环展开dfe。在第二操作模式下，可以仅启用接收器中包括的补偿电路和采样电路的一部分。因此，可以使用循环展开结构改善或增强时序裕度问题，并且可以通过基于操作环境选择操作模式来降低功耗。
附图说明
15.根据结合附图的以下详细描述，将更清楚地理解说明性的非限制性示例实施例。
16.图1是示出了根据示例实施例的接收器的框图。
17.图2a和图2b是示出了根据一些实施例的接收器的示例的框图。
18.图3是示出了根据示例实施例的存储器系统的框图。
19.图4a和图4b是示出了根据一些实施例的图3的存储器系统的示例的框图。
20.图5是示出了根据示例实施例的存储器系统中包括的存储器控制器的示例的框图。
21.图6a和图6b是示出了根据示例实施例的存储器系统中包括的存储器件的示例的框图。
22.图7a、图7b和图7c是用于描述根据示例实施例的基于多级信令方案产生的数据信号的图。
23.图8是示出了根据一些实施例的图1的接收器的示例的框图。
24.图9是示出了根据一些实施例的图8的接收器中包括的第一限幅器的示例的框图。
25.图10是示出了根据一些实施例的图8的接收器中包括的输出电路的示例的框图。
26.图11a、图11b、图11c、图12a、图12b和图12c是用于描述根据一些实施例的图8的接收器的操作的图。
27.图13是示出了根据一些实施例的图1的接收器的另一示例的框图。
28.图14是示出了根据一些实施例的图13的接收器中包括的输出电路的示例的框图。
29.图15a和图15b是用于描述根据一些实施例的图13的接收器的操作的图。
30.图16和图17是示出了根据示例实施例的接收器的框图。
31.图18是示出了根据示例实施例的接收数据的方法的流程图。
32.图19是示出了根据示例实施例的计算系统的框图。
33.图20是示出了根据示例实施例的通信系统的框图。
具体实施方式
34.将参考附图更全面地描述各种示例实施例，在附图中示出了实施例。然而，本公开可以以许多不同的形式来体现，并且不应被解释为受限于本文所阐述的实施例。在本技术中，类似的附图标记表示类似的元件。
35.图1是示出了根据示例实施例的接收器的框图。
36.参照图1，接收器1000包括补偿电路1100、采样电路1200、输出电路1300和模式选
择器1400。接收器1000还可以包括数据输入焊盘(或引脚)1010。
37.接收器1000接收具有三个或更多个电压电平的作为多电平信号的输入数据信号ds，并且基于输入数据信号ds产生包括两个或更多个位的作为多位数据的输出数据odat。例如，多电平信号可以在一个单位间隔(ui)期间具有彼此不同的三个或更多个电压电平之一，并且多位数据可以包括彼此不同的两个或更多个位。接收器1000可以被包括在各种通信系统和/或信号传输系统中，并且可以被包括在例如存储器件和/或存储器系统中。稍后将详细描述接收器1000、存储器件、存储器系统和多电平信号的配置。
38.补偿电路1100通过补偿作为多电平信号的输入数据信号ds上的符号间干扰(isi)来产生多个数据信号(或中间数据信号)ids和多个参考电压vref。多个参考电压vref中的每一个包括多个补偿参考电平。
39.采样电路1200基于多个数据信号ids和多个参考电压vref产生多个采样信号sam。多个采样信号sam中的每一个包括多个判定值。
40.在一些示例实施例中，补偿电路1100和采样电路1200可以形成判定反馈均衡器(dfe)，并且可以在循环展开结构中实现。将参照图8和图13描述补偿电路1100和采样电路1200的详细配置。
41.在一些示例实施例中，补偿电路1100可以通过对多个参考电平执行均衡(或均衡化)技术来产生多个补偿参考电平。例如，补偿电路1100可以基于判定反馈均衡来执行后游标消除，并且可以被称为后游标消除电路。多个参考电平可以被用于读出或检测多电平信号的电压电平。当对多个参考电平执行均衡时，可以通过调整或控制多个参考电平的增大和/或减小方向以及多个参考电平的变化量来产生多个补偿参考电平。将参照图11a、图11b、图11c、图12a、图12b和图12c描述均衡。例如，采样电路1200可以基于补偿电路1100的输出来执行判定(或确定)，并且可以被称为判定电路或限幅器电路。
42.输出电路1300基于多个采样信号sam产生作为多位数据的输出数据odat，并且基于输出数据odat的先前值选择输出数据odat的当前值。例如，输出电路1300可以用于判定或确定循环展开结构中的输出。将参照图10和图14描述输出电路1300的详细配置。
43.模式选择器1400基于操作环境产生用于选择第一操作模式和第二操作模式之一的模式选择信号msel。模式选择信号msel可以提供给补偿电路1100和采样电路1200。补偿电路1100和采样电路1200可以在第一操作模式下被完全启用(或激活)，并且第一操作模式可以被称为全模式。补偿电路1100和采样电路1200可以在第二操作模式下被部分启用(或激活)，并且第二操作模式可以被称为半模式或部分模式。将参照图2a和图2b描述模式选择器1400的详细配置。
44.数据输入焊盘1010可以连接到补偿电路1100，并且可以接收输入数据信号ds。例如，焊盘可以是接触焊盘或接触引脚，但是示例实施例不限于此，并且数据输入焊盘1010可以是具有其他已知形式的导电端子。
45.在根据示例实施例的接收器1000中，接收基于多级信令方案产生的输入数据信号ds。多级信令方案可以用作压缩以给定比特率传输数据所需的带宽的手段。在简单的二进制方案中，可以使用两个单符号(通常是两个电压电平)来表示“1”和“0”，因此符号率可以等于比特率。相比之下，多级信令方案的原理可以是使用具有m个符号的更大字母表来表示数据，使得每个符号可以表示多于一位的数据。结果，需要发送的符号数可以小于比特数
(例如，符号率可以小于比特率)，因此带宽可以被压缩。符号字母表可以由许多不同的电压电平构成。例如，在四电平方案中，可以将两个数据位的组映射到四个符号之一。对于每对数据位只需要发送一个符号，所以符号率可以是比特率的一半。
46.多级信令方案可以用于提高数据传输(或传送)速率而不增加数据传输的频率和/或通信数据的发送功率。一种类型的多级信令方案的示例是脉冲幅度调制(pam)方案，其中多电平信号的独特符号可以表示多位数据。数字pam方案中可能的脉冲幅度的数量可以是2的某个幂。例如，在4电平pam中(例如，在pam4中)可以有22个可能的离散脉冲幅度，在8电平pam中(例如，在pam8中)可以有23个可能的离散脉冲幅度，并且在16电平pam中(例如，在pam16中)可以有24个可能的离散脉冲幅度。然而，示例实施例不限于此，并且示例实施例可以被应用或采用到具有x个可能的脉冲幅度的x电平pam(例如，pam(x))，其中x是大于或等于3的自然数。
47.在一般的数据输入/输出(i/o)接口中，数据信号通过信道发送到接收器。近来，随着数据速率的提高，由于信道影响引起的干扰信号可能增加，因此接收信号的特性和/或质量可能降低或变差。为了解决这个问题或改善信号完整性(si)，已经使用均衡(或均衡化)技术通过消除或补偿干扰信号来恢复或复原接收信号。各种均衡技术之一是判定反馈均衡。在判定反馈均衡中，信号完整性可以通过消除干扰信号(例如，通过消除引起符号间干扰的后游标)来提高，然而，因为在根据判定先前数据的结果确定信号补偿量之后补偿当前数据，所以可能存在反馈延迟。为了减少反馈延迟，研究了具有循环展开结构的判定反馈均衡。在循环展开结构中，可以通过基于判定值的所有可能结果预先计算补偿信号来产生输出候选，然后可以选择输出候选之一作为最终输出值。
48.根据示例实施例的接收器1000可以接收多电平信号，并且可以用循环展开结构来实现。例如，接收器1000可以实现为基于操作环境在第一操作模式和第二操作模式中的一种操作模式下操作的双模式循环展开dfe。在第二操作模式下，接收器1000中包括的补偿电路1100和采样电路1200的仅一部分(或部分)可以被启用。因此，可以使用循环展开结构改善或增强时序裕度问题，并且可以通过基于操作环境选择操作模式来降低功耗。
49.图2a和图2b是示出了根据某些实施例的接收器的示例的框图。将省略与图1重复的描述。
50.参照图2a，接收器1000a包括补偿电路1100、采样电路1200、输出电路1300和模式选择器1400a。接收器1000a还可以包括数据输入焊盘1010和环境传感器1500。
51.除了接收器1000a还包括环境传感器1500并且模式选择器1400a的操作部分地改变之外，接收器1000a可以与图1的接收器1000基本相同。
52.环境传感器1500(也被描述为环境传感器电路)可以通过检测接收器1000a的操作环境(或周围环境)的变化(例如，通过检测包括接收器1000a的存储器件和/或存储器系统的操作环境的变化)来产生读出信号sen。例如，在操作环境改变到超出预定参考范围时，环境传感器1500可以激活读出信号sen。
53.在一些示例实施例中，环境传感器1500可以包括温度传感器、湿度传感器、压力传感器、运动传感器、时间传感器、空间传感器、照度传感器、加速度传感器、振动传感器、机械应力传感器、冲击传感器、频率传感器、电压传感器和信道环境传感器中的至少一种。换言之，操作环境可以包括温度、湿度、压力、运动、时间、空间、照度、加速度、振动、机械应力、冲
击、存储器件(或存储器系统)的操作频率、存储器件(或存储器系统)的工作电压和存储器件(或存储器系统)的信道环境或特性中的至少一种。然而，示例实施例不限于此，环境传感器1500还可以包括收集各种环境信息中的至少一种的至少一个传感器，例如外力传感器、辐射传感器、灰尘传感器、电应力传感器等。
54.模式选择器1400a可以基于环境传感器1500的输出(例如，基于读出信号sen)产生模式选择信号msel，并且可以设置和/或改变操作模式。例如，基于特定特性或特性集(例如，温度高于或低于阈值；湿度高于或低于阈值；工作电压高于或低于阈值；或其组合)，可以通过将模式选择信号msel设置为具有反映所选模式的特定值来选择模式。
55.参照图2b，接收器1000b包括补偿电路1100、采样电路1200、输出电路1300和模式选择器1400b。接收器1000b还可以包括数据输入焊盘1010。
56.除了模式选择器1400b的操作部分地改变之外，接收器1000b可以与图1的接收器1000基本相同。
57.在初始操作时间中(或当接收器1000b通电时)，或当接收器1000b正在操作时，接收器1000b可以基于外部命令(例如，基于训练命令trcmd)进入执行训练操作的训练模式。模式选择器1400b可以基于训练操作的结果产生模式选择信号msel。然后，在训练完成之后，模式选择器1400b可以以与图1的模式选择器1400相同的方式操作。
58.尽管图2b示出了将训练命令trcmd直接提供给接收器1000b，但是示例实施例不限于此。例如，训练命令trcmd可以由命令解码器解码并且经解码的命令可以提供给接收器1000b。
59.图3是示出了根据示例实施例的存储器系统的框图。
60.参照图3，存储器系统10包括存储器控制器20和存储器件40。存储器系统10还可以包括将存储器控制器20与存储器件40电连接的多条信号线30。
61.存储器件40由存储器控制器20控制。例如，基于来自主机(未示出)的请求，存储器控制器20可以将数据存储(例如，写入或编程)到存储器件40中，或者可以从存储器件40取回(例如，读取或读出)数据。
62.多条信号线30可以包括控制线、命令线、地址线、数据输入/输出(i/o)线和电源线。存储器控制器20可以经由命令线、地址线和控制线将命令cmd、地址addr和控制信号ctrl发送到存储器件40，可以经由数据i/o线与存储器件40交换数据信号mldat，并且可以经由电源线将电源电压pwr发送到存储器件40。例如，数据信号mldat可以是根据示例实施例接收的多电平信号。尽管图3中未示出，但多条信号线30还可以包括用于发送dqs信号的数据选通信号(dqs)线。
63.在一些示例实施例中，信号线30的至少一部分或全部可以被称为信道。如本文使用的术语“信道”可以表示包括用于发送数据信号mldat的数据i/o线的信号线。然而，示例实施例不限于此，并且信道还可以包括用于发送命令cmd的命令线和/或用于发送地址addr的地址线。
64.图4a和图4b是示出了根据一些实施例的图3的存储器系统的示例的框图。
65.参照图4a和图4b，存储器系统11包括存储器控制器21、存储器件41和多个信道31a、31b和31c。例如，信道31a、31b和31c的数量可以是n，其中n是大于或等于2的自然数。
66.存储器控制器21可以包括多个发送器25a、25b和25c、多个接收器27a、27b和27c、
以及多个数据i/o焊盘29a、29b和29c。存储器件41可以包括多个发送器45a、45b和45c、多个接收器47a、47b和47c、以及多个数据i/o焊盘49a、49b和49c。多个数据i/o焊盘29a、29b和29c以及49a、49b和49c可以是焊盘、引脚或其他类型的导电端子。
67.多个发送器25a、25b、25c、45a、45b和45c中的每一个可以是被配置为产生多电平信号的电路。多个接收器27a、27b、27c、47a、47b和47c中的每一个可以接收多电平信号，并且可以是根据示例实施例的接收器。例如，多个接收器27a、27b、27c、47a、47b和47c中的每一个可以是参照图1描述的接收器，并且可以根据将参照图8至图18描述的示例来实现。
68.多个数据i/o焊盘29a、29b、29c、49a、49b和49c中的每一个可以连接到多个发送器25a、25b、25c、45a、45b和45c中相应的一个和多个接收器27a、27b、27c、47a、47b和47c中相应的一个。
69.多个信道31a、31b和31c可以将存储器控制器21连接到存储器件41。多个信道31a、31b和31c中的每一个可以通过多个数据i/o焊盘29a、29b和29c中相应的一个连接到多个发送器25a、25b和25c中相应的一个和多个接收器27a、27b和27c中相应的一个。此外，多个信道31a、31b和31c中的每一个可以通过多个数据i/o焊盘49a、49b和49c中相应的一个连接到多个发送器45a、45b和45c中相应的一个和多个接收器47a、47b和47c中相应的一个。可以通过多个信道31a、31b和31c中的每一个发送多电平信号。
70.图4a示出了将数据从存储器控制器21传送到存储器件41的操作。例如，发送器25a可以基于输入数据dat11产生作为多电平信号的数据信号ds11，数据信号ds11可以通过信道31a从存储器控制器21发送到存储器件41，并且接收器47a可以接收数据信号ds11以得到与输入数据dat11对应的输出数据odat11。类似地，发送器25b可以基于输入数据dat21产生作为多电平信号的数据信号ds21，数据信号ds21可以通过信道31b发送到存储器件41，并且接收器47b可以接收数据信号ds21以得到与输入数据dat21对应的输出数据odat21。发送器25c可以基于输入数据datn1产生作为多电平信号的数据信号dsn1，数据信号dsn1可以通过信道31c发送到存储器件41，并且接收器47c可以接收数据信号dsn1以得到与输入数据datn1对应的输出数据odatn1。例如，输入数据dat11、dat21和datn1可以是要写入存储器件41的写入数据，并且写入命令和写入地址可以与写入数据一起提供给存储器件41。
71.图4b示出了将数据从存储器件41传送到存储器控制器21的操作。例如，发送器45a可以基于输入数据dat12产生作为多电平信号的数据信号ds12，数据信号ds12可以通过信道31a从存储器件41发送到存储器控制器21，并且接收器27a可以接收数据信号ds12以得到与输入数据dat12对应的输出数据odat12。类似地，发送器45b可以基于输入数据dat22产生作为多电平信号的数据信号ds22，数据信号ds22可以通过信道31b发送到存储器控制器21，并且接收器27b可以接收数据信号ds22以得到与输入数据dat22对应的输出数据odat22。发送器45c可以基于输入数据datn2产生作为多电平信号的数据信号dsn2，数据信号dsn2可以通过信道31c发送到存储器控制器21，并且接收器27c可以接收数据信号dsn2以得到与输入数据datn2对应的输出数据odatn2。例如，输入数据dat12、dat22和datn2可以是从存储器件41取回的读取数据，并且用于取回读取数据的读取命令和读取地址可以提供给存储器件41。
72.图5是示出了根据示例实施例的存储器系统中包括的存储器控制器的示例的框图。
73.参照图5，存储器控制器100可以包括至少一个处理器110、缓冲存储器120、主机接口130、纠错码(ecc)块140和存储器接口150。
74.处理器110可以响应于经由主机接口130从外部主机(未示出)接收的命令和/或请求来控制存储器控制器100的操作。例如，处理器110可以通过采用用于操作存储器件(例如，图3中的存储器件40)的固件来控制各个组件。
75.缓冲存储器120可以存储由处理器110执行和处理的指令和数据。例如，缓冲存储器120可以用诸如动态随机存取存储器(dram)、静态随机存取存储器(sram)、高速缓存存储器等的易失性存储器件来实现。
76.主机接口130可以提供主机和存储器控制器100之间的物理连接。主机接口130可以提供与主机的总线格式对应的接口，以用于主机和存储器控制器100之间的通信。在一些示例实施例中，主机的总线格式可以是小型计算机系统接口(scsi)或串行连接scsi(sas)接口。在其他示例实施例中，主机的总线格式可以是usb、外围组件互连(pci)快速(pcie)、高级技术附件(ata)、并行ata(pata)、串行ata(sata)、非易失性存储器(nvm)快速(nvme)等格式。
77.用于纠错的ecc块140可以使用bose-chaudhuri-hocquenghem(bch)码、低密度奇偶校验(ldpc)码、turbo码、里德所罗门(reed-solomon)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)、块编码调制(bcm)等来执行编码调制，或者可以使用上述码或其他纠错码执行ecc编码和ecc解码。
78.存储器接口150可以与存储器件交换数据。存储器接口150可以将命令和地址发送到存储器件，并可以将数据发送到存储器件或接收从存储器件读取的数据。尽管在图5中未示出，但是根据示例实施例的产生多电平信号的发送器或多个发送器(例如，图4a中的发送器25a)以及接收多电平信号的接收器或多个接收器(例如，图4a中的接收器27a)可以被包括在存储器接口150中。
79.图6a和图6b是示出了根据示例实施例的存储器系统中包括的存储器件的示例的框图。
80.参照图6a，存储器件200包括控制逻辑210、刷新控制电路215、地址寄存器220、存储体控制逻辑230、行地址多路复用器240、列地址锁存器250、行解码器、列解码器、存储单元阵列、读出放大器单元、输入/输出(i/o)选通电路290、数据i/o缓冲器295和数据i/o焊盘299。在一些示例实施例中，存储器件200可以是例如易失性存储器件。例如，存储器件200可以是诸如动态随机存取存储器(dram)的各种易失性存储器件之一。
81.存储单元阵列可以包括多个存储单元。存储单元阵列可以包括多个存储体阵列，例如第一存储体阵列至第四存储体阵列280a、280b、280c和280d。行解码器可以包括多个存储体行解码器，例如分别连接到第一存储体阵列至第四存储体阵列280a、280b、280c和280d的第一存储体行解码器至第四存储体行解码器260a、260b、260c和260d。列解码器可以包括多个存储体列解码器，例如分别连接到第一存储体阵列至第四存储体阵列280a、280b、280c和280d的第一存储体列解码器至第四存储体列解码器270a、270b、270c和270d。读出放大器单元可以包括多个存储体读出放大器，例如分别连接到第一存储体阵列至第四存储体阵列280a、280b、280c和280d的第一存储体读出放大器至第四存储体读出放大器285a、285b、285c和285d。
82.第一存储体阵列至第四存储体阵列280a至280d、第一存储体行解码器至第四存储体行解码器260a至260d、第一存储体列解码器至第四存储体列解码器270a至270d以及第一存储体读出放大器至第四存储体读出放大器285a至285d可以分别形成第一存储体至第四存储体。例如，第一存储体阵列280a、第一存储体行解码器260a、第一存储体列解码器270a和第一存储体读出放大器285a可以形成第一存储体；第二存储体阵列280b、第二存储体行解码器260b、第二存储体列解码器270b和第二存储体读出放大器285b可以形成第二存储体；第三存储体阵列280c、第三存储体行解码器260c、第三存储体列解码器270c和第三存储体读出放大器285c可以形成第三存储体；以及第四存储体阵列280d、第四存储体行解码器260d、第四存储体列解码器270d和第四存储体读出放大器285d可以形成第四存储体。
83.地址寄存器220可以从存储器控制器(例如，图3中的存储器控制器20)接收包括存储体地址bank_addr、行地址row_addr和列地址col_addr的地址addr。地址寄存器220可以将接收的存储体地址bank_addr提供给存储体控制逻辑230，可以将接收的行地址row_addr提供给行地址多路复用器240，并且可以将接收的列地址col_addr提供给列地址锁存器250。
84.存储体控制逻辑230可以响应于接收到存储体地址bank_addr而产生存储体控制信号。响应于由存储体控制逻辑230产生的存储体控制信号，可以激活第一存储体行解码器至第四存储体行解码器260a至260d中的与接收到的存储体地址bank_addr相对应的存储体行解码器，并且响应于由存储体控制逻辑230产生的存储体控制信号，可以激活第一存储体列解码器至第四存储体列解码器270a至270d中的与接收到的存储体地址bank_addr相对应的存储体列解码器。
85.刷新控制电路215可以响应于接收到刷新命令或进入任何自刷新模式而产生刷新地址ref_addr。例如，刷新控制电路215可以包括刷新计数器，其被配置为将刷新地址ref_addr从存储单元阵列的第一地址顺序地改变为存储单元阵列的最后地址。刷新控制电路215可以从控制逻辑210接收控制信号。
86.行地址多路复用器240可以从地址寄存器220接收行地址row_addr，并且可以从刷新控制电路215接收刷新地址ref_addr。行地址多路复用器240可以选择性地输出行地址row_addr或刷新地址ref_addr。从行地址多路复用器240输出的行地址(例如，行地址row_addr或刷新地址ref_addr)可以应用于第一存储体行解码器至第四存储体行解码器260a至260d。
87.第一存储体行解码器至第四存储体行解码器260a至260d中激活的存储体行解码器可以对从行地址多路复用器240输出的行地址进行解码，并且可以激活与行地址相对应的字线。例如，所激活的存储体行解码器可以将字线驱动电压施加到与行地址相对应的字线。
88.列地址锁存器250可以从地址寄存器220接收列地址col_addr，并且可以临时存储接收的列地址col_addr。列地址锁存器250可以将临时存储或接收的列地址col_addr应用于第一存储体列解码器至第四存储体列解码器270a至270d。
89.第一存储体列解码器至第四存储体列解码器270a至270d中激活的存储体列解码器可以对从列地址锁存器250输出的列地址col_addr进行解码，并且可以控制i/o选通电路290，以输出与列地址col_addr相对应的数据。
90.i/o选通电路290可以包括用于对i/o数据进行选通的电路。例如，尽管未示出，但是i/o选通电路290可以包括：输入数据屏蔽逻辑；用于存储从第一存储体阵列至第四存储体阵列280a-280d输出的数据的读取数据锁存器；以及用于将数据写入第一存储体阵列至第四存储体阵列280a-280d的写入驱动器。
91.要从第一存储体阵列至第四存储体阵列280a至280d之一读取的数据dq可以由耦接到该存储体阵列的读出放大器来读出，并且可以存储在读取数据锁存器中。存储在读取数据锁存器中的数据dq可以经由数据i/o缓冲器295和数据i/o焊盘299提供给存储器控制器。可以从存储器控制器向数据i/o缓冲器295提供经由数据i/o焊盘299接收的要写入第一存储体阵列至第四存储体阵列280a至280d之一的数据dq。经由数据i/o焊盘299接收并提供给数据i/o缓冲器295的数据dq可以经由i/o选通电路290中的写入驱动器被写入该存储体阵列。尽管在图6a中未示出，但是根据示例实施例的产生多电平信号的发送器或多个发送器(例如，图4a中的发送器45a)和接收多电平信号的接收器或多个接收器(例如，图4a中的接收器47a)可以被包括在数据i/o缓冲器295中。
92.控制逻辑210可以控制存储器件200的操作。例如，控制逻辑210可以产生用于使存储器件200执行数据写入操作或数据读取操作的控制信号。控制逻辑210可以包括：对从存储器控制器接收的命令cmd进行解码的命令解码器211以及设置存储器件200的操作模式的模式寄存器212。
93.参照图6b，存储器件300可以包括存储单元阵列310、地址解码器320、页缓冲器电路330、数据输入/输出(i/o)电路340、电压发生器350和控制电路360。例如，存储器件300可以是诸如nand闪存器件的各种非易失性存储器件之一。
94.存储单元阵列310经由多条串选择线ssl、多条字线wl和多条地选择线gsl连接到地址解码器320。存储单元阵列310还经由多条位线bl连接到页缓冲器电路330。存储单元阵列310可以包括连接到多条字线wl和多条位线bl的多个存储单元(例如，多个非易失性存储单元)。可以将存储单元阵列310划分为多个存储块blk1、blk2、...、blkz，其中每一个存储块包括存储单元。
95.在一些示例实施例中，多个存储单元可以以二维(2d)阵列结构或三维(3d)竖直阵列结构来布置。三维竖直阵列结构可以包括竖直取向的竖直单元串，使得至少一个存储单元位于另一个存储单元上方。该至少一个存储单元可以包括电荷俘获层。以下专利文献(通过引用整体并入本文)描述了用于包括3d竖直阵列结构的存储单元阵列的适当构造，其中3d存储阵列被配置为多个层级，并在层级之间共享字线和/或位线：美国专利no.7,679,133；8,553,466；8,654,587；8,559,235；以及美国专利公开no.2011/0233648。
96.控制电路360从外部(例如，从图3中的存储器控制器20)接收命令cmd和地址addr，并且基于命令cmd和地址addr来控制存储器件300的擦除、编程和读取操作。擦除操作可以包括执行一系列擦除循环，并且编程操作可以包括执行一系列编程循环。每一个编程循环可以包括编程操作和编程验证操作。每一个擦除循环可以包括擦除操作和擦除验证操作。读取操作可以包括正常的读取操作和数据恢复读取操作。
97.例如，基于命令cmd，控制电路360可以产生用于控制电压发生器350的控制信号con并可以产生用于控制页缓冲器电路330的控制信号pbc，并且控制电路360可以基于地址addr产生行地址r_addr和列地址c_addr。控制电路360可以将行地址r_addr提供给地址解
码器320并可以将列地址c_addr提供给数据i/o电路340。
98.地址解码器320可以经由多条串选择线ssl、多条字线wl和多条地选择线gsl连接到存储单元阵列310。例如，在数据擦除/写入/读取操作中，地址解码器320可以基于行地址r_addr，将多条字线wl中的至少一条确定为选定字线，将多条串选择线ssl中的至少一条确定为选定串选择线，并将多条地选择线gsl中的至少一条确定为选定地选择线。
99.电压发生器350可以基于功率pwr和控制信号con产生存储器件300的操作所用或所需的电压vs。可以通过地址解码器320将电压vs施加到多条串选择线ssl、多条字线wl和多条地选择线gsl。此外，电压发生器350可以基于功率pwr和控制信号con产生数据擦除操作所需的擦除电压vers。
100.页缓冲器电路330可以经由多条位线bl连接到存储单元阵列310。页缓冲器电路330可以包括多个页缓冲器。页缓冲器电路330可以存储要被编程到存储单元阵列310中的数据dat，或者可以读取从存储单元阵列310读出的数据dat。例如，页缓冲器电路330可以根据存储器件300的操作模式，作为写入驱动器或读出放大器进行操作。
101.数据i/o电路340可以经由数据线dl连接到页缓冲器电路330。数据i/o电路340可以基于列地址c_addr通过页缓冲器电路330将数据dat从存储器件300的外部提供到存储单元阵列310，或者可以将数据dat从存储单元阵列310提供到存储器件300的外部。尽管在图6b中未示出，但是根据示例实施例的产生多电平信号的发送器或多个发送器(例如，图4a中的发送器45a)和接收多电平信号的接收器或多个接收器(例如，图4a中的接收器47a)可以被包括在数据i/o电路340中。
102.尽管包括在根据示例实施例的存储器系统中的存储器件是基于dram和nand闪存来描述的，但是根据示例实施例的存储器件可以是任何易失性存储器件和/或任何非易失性存储器件，例如静态随机存取存储器(sram)、相位随机存取存储器(pram)、电阻随机存取存储器(rram)、纳米浮栅存储器(nfgm)、聚合物随机存取存储器(poram)、磁随机存取存储器(mram)、铁电随机存取存储器(fram)、晶闸管随机存取存储器(tram)等。
103.图7a、图7b和图7c是用于描述根据示例实施例的基于多级信令方案产生的数据信号的图。
104.图7a示出了基于4电平方案(例如，pam4方案)产生的数据信号(例如，pam4信号)的理想眼图，其中4电平方案是多级信令方案(例如，pam方案)的示例。图7b是通过简化图7a的理想眼图而示出的图。图7c是通过简化基于8电平方案(例如，pam8方案)产生的数据信号(例如，pam8信号)的理想眼图而示出的图。
105.参照图7a，可以使用眼图来指示高速传输中信号的质量。例如，眼图可以表示信号的四个符号(例如，“00”、“01”、“10”和“11”)，并且这四个符号中的每一个可以由不同电压电平(例如，电压幅度)vl11、vl21、vl31和vl41中的相应一个来表示。眼图可以用于提供信号完整性的健康状况的视觉指示，并且可以指示数据信号的噪声裕度。例如，当使用格雷码时，电压电平vl11、vl21、vl31和vl41可以分别映射到“00”、“01”、“11”和“10”。
106.为了产生眼图，示波器或其他计算设备可以根据采样周期sp(例如，单位间隔或位周期)对数字信号进行采样。采样周期sp可以由与测量信号的传输相关联的时钟定义。示波器或其他计算设备可以在采样周期sp期间测量信号的电压电平以形成多条迹线trc。可以通过叠加多条迹线trc来确定与测量信号相关联的各种特性。
107.眼图可以用于识别通信信号的多个特性，例如抖动、串扰、电磁干扰(emi)、信号损失、信噪比(snr)、其他特性或其组合。例如，眼图中的眼宽w可以用于指示测量信号的时序同步或测量信号的抖动效应。例如，眼图可以指示眼张开op，其表示各种电压电平vl1l、vl21、vl31和vl41之间的峰峰值电压差。眼张开op可以与用于区分测量信号的不同电压电平vl11、vl21、vl31和vl41的电压裕度有关。例如，眼图可以用于识别从第一幅度转变到第二幅度的上升时间rt和/或下降时间ft。上升时间rt或下降时间ft可以指示从一个电压电平转变到另一电压电平所需的时间，可以分别与上升沿和下降沿相关或相关联。例如，眼图可以用于识别测量信号中的抖动jt的量。抖动jt可以指由上升时间和下降时间未对准引起的时序误差。当上升沿或下降沿发生在与由数据时钟定义的理想时间不同的时间时，可能会发生抖动jt。抖动jt可以由信号反射、符号问干扰、串扰、过程电压温度(pvt)变化、随机抖动、附加噪声或其组合引起。
108.参照图7b，示出了为pam4信号的数据信号的不同的第一电压电平vl11、第二电压电平vl21、第三电压电平vl31和第四电压电平vl41，并且示出了用于读出或检测数据信号的电平的不同的第一参考电平vref_h、第二参考电平vref_m和第三参考电平vref_l。例如，参考电平的数量可以比数据信号的电压电平的数量少一个。
109.作为电压电平vl11至vl41中的最低电压电平的第一电压电平vl11可以低于第二电压电平vl21，第二电压电平vl21可以低于第三电压电平vl31，并且第三电压电平vl31可以低于作为电压电平vl11至vl41中的最高电压电平的第四电压电平vl41。此外，第一参考电平vref_h可以是第三电压电平vl31和第四电压电平vl41之间的电平，第二参考电平vref_m可以是第二电压电平vl21和第三电压电平vl31之间的电平，第三参考电平vref_l可以是第一电压电平vl11和第二电压电平vl21之间的电平。可以基于将数据信号与参考电平vref_h、vref_m和vref_l进行比较的结果来判定或确定数据信号的电压电平(例如，符号)。因此，所确定的电压电平实际上可以是两个参考电平之间的电平。
110.参照图7c，示出了为pam8信号的数据信号的不同的第一电压电平vl12、第二电压电平vl22、第三电压电平vl32、第四电压电平vl42、第五电压电平vl52、第六电压电平vl62、第七电压电平vl72和第八电压电平vl82，并且示出了用于读出或检测数据信号的电平的不同的第一参考电平vref_a、第二参考电平vref_b、第三参考电平vref_c、第四参考电平vref_d、第五参考电平vref_e、第六参考电平vref_f和第七参考电平vref_g。
111.在下文中，将基于pam4方案详细描述示例实施例。然而，示例实施例不限于此，并且示例实施例可以被应用或采用到具有k个可能脉冲幅度的pam(k)方案。
112.图8是示出了接收器(诸如图1的实施例中的接收器)的示例的框图。
113.参照图8，接收器1002包括补偿电路1102、采样电路1202、输出电路1302和模式选择器1400。接收器1002还可以包括数据输入焊盘1010、第一缓冲器1020和第二缓冲器1030。
114.数据输入焊盘1010可以在一个ui期间接收具有第一电压电平vl11、第二电压电平vl21、第三电压电平vl311和第四电压电平vl41之一的输入数据信号ds1。
115.补偿电路1102可以包括第一后游标消除器1110、第二后游标消除器1120、第三后游标消除器1130和第四后游标消除器1140。
116.第一后游标消除器1110可以基于输出数据odat1的先前值data_pre为“10”(例如，对应于第四电压电平vl41)而产生第一数据信号ids1和第一参考电压vref1。第二后游标消
除器1120可以基于输出数据odat1的先前值data_pre为“11”(例如，对应于第三电压电平vl31)而产生第二数据信号ids2和第二参考电压vref2。第三后游标消除器1130可以基于输出数据odat1的先前值data_pre为“01”(例如，对应于第二电压电平vl21)而产生第三数据信号ids3和第三参考电压vref3。第四后游标消除器1140可以基于输出数据odat1的先前值data_pre为“00”(例如，对应于第一电压电平vl11)而产生第四数据信号ids4和第四参考电压vref4。例如，每个后游标消除器可以包括具有n抽头结构的反馈滤波器，其中n是自然数。
117.第一参考电压vref1可以包括第一补偿参考电平vref_h1、第二补偿参考电平vref_m1和第三补偿参考电平vref_l1。第二参考电压vref2可以包括第四补偿参考电平vref_h2、第五补偿参考电平vref_m2和第六补偿参考电平vref_l2。第三参考电压vref3可以包括第七补偿参考电平vref_h3、第八补偿参考电平vref_m3和第九补偿参考电平vref_l3。第四参考电压vref4可以包括第十补偿参考电平vref_h4、第十一补偿参考电平vref_m4和第十二补偿参考电平vref_l4。第一、第四、第七和第十补偿参考电平vref_h1、vref_h2、vref_h3和vref_h4中的每一个可以对应于第一参考电平vref_h，并且第一、第四、第七和第十补偿参考电平vref_h1、vref_h2、vref_h3和vref_h4可以通过基于均衡将第一参考电平vref_h增大或减小特定电平(或量)来产生。类似地，第二、第五、第八和第十一补偿参考电平vref_m1、vref_m2、vref_m3和vref_m4中的每一个可以对应于第二参考电平vref_m，并且第二、第五、第八和第十一补偿参考电平vref_m1、vref_m2、vref_m3和vref_m4可以通过基于均衡将第二参考电平vref_m增大或减小特定电平(或量)来产生。第三、第六、第九和第十二补偿参考电平vref_l1、vref_l2、vref_l3和vref_l4中的每一个可以对应于第三参考电平vref_l，并且第三、第六、第九和第十二补偿参考电平vref_l1、vref_l2、vref_l3和vref_l4可以通过基于均衡将第三参考电平vref_l增大或减小特定电平(或量)来产生。
118.在一些示例实施例中，数据信号ids1至ids4可以彼此基本相同。在其他示例实施例中，第一数据信号ids1和第一参考电压vref1可以作为一对差分信号被提供，另一个数据信号和相应的参考电压也可以作为一对差分信号被提供，因此数据信号ids1至ids4可以彼此不同。
119.采样电路1202可以包括第一限幅器1210、第二限幅器1220、第三限幅器1230和第四限幅器1240。每个限幅器也可以被描述为限幅器电路。
120.第一限幅器1210可以通过将第一数据信号ids1与第一、第二和第三补偿参考电平vref_h1、vref_m1和vref_l1进行比较来产生第一采样信号sam1。第二限幅器1220可以通过将第二数据信号ids2与第四、第五和第六补偿参考电平vref_h2、vref_m2和vref_l2进行比较来产生第二采样信号sam2。第三限幅器1230可以通过将第三数据信号ids3与第七、第八和第九补偿参考电平vref_h3、vref_m3和vref_l3进行比较来产生第三采样信号sam3。第四限幅器1240可以通过将第四数据信号ids4与第十、第十一和第十二补偿参考电平vref_h4、vref_m4和vref_l4进行比较来产生第四采样信号sam4。例如，如将参照图9所述，每个限幅器可以包括多个比较器。
121.第一采样信号sam1可以包括第一、第二和第三判定值voh1、vom1和vol1。第二采样信号sam2可以包括第四、第五和第六判定值voh2、vom2和vol2。第三采样信号sam3可以包括第七、第八和第九判定值voh3、vom3和vol3。第四采样信号sam4可以包括第十、第十一和第十二判定值voh4、vom4和vol4。第一、第四、第七和第十判定值voh1、voh2、voh3和voh4中的
lsb_01。第四解码器1318可以基于第十判定值voh4、第十一判定值vom4和第十二判定值vol4产生第四msb msb_00和第四lsb lsb_00。例如，解码器1312、1314、1316和1318中的每一个可以是pam4解码器。
132.第一多路复用器1322可以通过选择第一msb msb_10、第二msb msb_11、第三msb msb_01和第四msb msb_00之一来输出输出数据odat1的第一位(例如，msb)msb1。第二多路复用器1324可以通过选择第一lsb lsb_10、第二lsb lsb_11、第三lsb lsb_01和第四lsb lsb_00之一来输出输出数据odat1的第二位(例如，lsb)lsb1。输出数据odat1的第一位msb1和第二位lsb1可以通过触发器1332和1334与时钟信号clk同步。
133.图11a、图11b、图11c、图12a、图12b和图12c是用于描述图8的接收器的操作的图。
134.参照图11a和图11b，示出了第三参考电平vref_l的均衡。
135.如图11a所示，当先前数据(例如，输出数据odat1的先前值data_pre)是“00”时，可以执行均衡使得通过减小第三参考电平vref_l来形成较低的补偿参考电平vref_l(-)，因此可以增加或改善用于读出当前数据(例如，输出数据odat1的当前值data_cur)的限幅器的读出裕度。
136.如图11b所示，当输出数据odat1的先前值data_pre是“10”、“11”或“01”时，可以执行均衡使得通过增大第三参考电平vref_l来形成较高的补偿参考电平vref_l(+)，因此可以增加或改善用于读出输出数据odat1的当前值data_cur的限幅器的读出裕度。
137.参照图11c，示出了接收器1002在第一操作模式mode1下的操作以及在第一操作模式mode1下参考电平的变化vref_change。
138.在第一操作模式mode1下，后游标消除器1110至1140和限幅器1210至1240全部可以被启用，并且多路复用器1322和1324中的每一个可以基于第一位msb1和第二位lsb1两者选择所有输入值之一。例如，当输出数据odat1的先前值data_pre是“10”时，多路复用器1322和1324可以分别选择并输出第一msb msb_10和第一lsb lsb_10。
139.在第一操作模式mode1下，可以执行均衡使得参考电平的增大和/或减小方向以及参考电平的变化量在所有可能的情况下不同。在图11c中，通过将输出数据odat1的先前值data_pre与参考电平vref_h、vref_m和vref_l进行比较而获得的判定结果分别由voh、vom和vol表示，并且示出了通过基于先前值data_pre执行均衡而获得的参考电平vref_h、vref_m和vref_l的变化。在图11c的表格中，符号“+”和
“‑”
表示参考电平的增大和减小方向，并且符号的数量表示参考电平的变化量。例如，当先前值data_pre是“10”时，第一参考电平vref_h可以增大第一电平，如“+”所示。当先前值data_pre是“11”时，第一参考电平vref_h可以减小不同于第一电平的第二电平，如
“‑”
所示。当先前值data_pre是“01”时，第一参考电平vref_h可以减小大于第二电平的第三电平，如
“‑‑”
所示。当先前值data_pre是“00”时，第一参考电平vref_h可以减小大于第三电平的第四电平，如
“‑‑‑”
所示。如上所述，参考电平的增大和/或减小方向以及参考电平的变化量可以在所有情况下不同。
140.结果，在第一操作模式mode1下，可以根据先前值data_pre通过不同的电平和/或方向对用于读出多电平信号的相同电压电平的一个参考电平执行均衡(例如，当data_pre分别为“00”、“01”、“11”和“10”时，vref_h可以通过
“‑‑‑”
、
“‑‑”
、
“‑”
和“+”不同地改变)。另外，在第一操作模式mode1下，可以通过不同的电平和/或方向对在先前值data_pre与相同值对应时使用的不同参考电平执行均衡(例如，当data_pre为“00”时，vref_h、vref_m和
vref_l可以通过
“‑‑‑”
、
“‑‑”
和
“‑”
不同地改变)。
141.在一些实施例中，参考电平的变化量可以在pam4方案中根据先前数据被确定为四种情况，三个限幅器中的每一个应当在循环展开结构中对所有四种情况执行计算，并因此在第一操作模式mode1下可以执行总共十二(＝4*3)次计算。
142.参照图12a、图12b和图12c，示出了接收器1002在第二操作模式mode2下的操作以及在第二操作模式mode2下参考电平的变化vref_change。
143.如图12a和图12b所示，在第二操作模式mode2下，可以基于模式选择信号msel禁用第二缓冲器1030。因此，后游标消除器1120和1130、限幅器1220和1230以及解码器1314和1316可以被禁用，并且仅后游标消除器1110和1140、限幅器1210和1240以及解码器1312和1318可以被启用。在图12a和图12b中，禁用的组件由虚线示出。多路复用器1322可以基于第一位msb1选择第一msbmsb_10和第四msb msb_00之一，并且多路复用器1324可以基于第一位msb1选择第一lsb lsb_10和第四lsb lsb_00之一。例如，当第一位msb1为“0”时，多路复用器1322和1324可以分别选择并输出第四msb msb_00和第四lsb lsb_00。
144.如图12c所示，在第二操作模式mode2下，可以执行均衡使得参考电平的增大和/或减小方向以及参考电平的变化量在所有可能情况中的至少一些情况下相同。将省略与图11c重复的描述。例如，当先前值data_pre是“10”时，第一参考电平vref_h可以增大第一电平，如“+”所示。当先前值data_pre是“11”、“01”和“00”时，第一参考电平vref_h可以减小第二电平，如
“‑”
所示。例如，当第一电平和第二电平相同时，参考电平的变化量可以在所有情况下相同，并且仅参考电平的增大和/或减小方向可以在某些情况下不同。当先前值data_pre是“11”、“01”和“00”时，第一参考电平vref_h的变化量可以在第一操作模式mode1下不同，如
“‑”
、
“‑‑”
和
“‑‑‑”
所示，然而，第一参考电平vref_h的变化量可以在第二操作模式mode2下相同，如
“‑”
所示。
145.结果，在第二操作模式mode2下，可以根据先前值data_pre通过相同的电平和方向对用于读出多电平信号的相同电压电平的一个参考电平执行均衡(例如，当data_pre为“11”、“01”和“00”时，vref_h可以通过
“‑”
改变)。此外，在第二操作模式mode2下，可以通过相同的电平和方向对在先前值data_pre与相同值对应时使用的不同参考电平执行均衡(例如，当data_pre为“00”时，vref_h、vref_m和vref_l可以通过
“‑”
改变)。
146.例如，如果即使在不控制或调整参考电平的变化量的情况下仅控制或调整参考电平的增大和/或减小方向也实现了期望的均衡性能，则可以仅针对增大和/或减小方向执行计算，并因此在第二操作模式mode2下可以仅执行六次(＝2*3)计算。
147.尽管在第二操作模式mode2下基于后游标消除器1110和1140以及限幅器1210和1240被启用来描述了示例实施例，但是示例实施例不限于此。例如，在第二操作模式mode2下，后游标消除器1110至1140中的任意两个后游标消除器和限幅器1210至1240中的任意两个限幅器可以被启用。
148.图13是示出了图1的接收器的另一示例的框图。将省略与图8重复的描述。
149.参照图13，接收器1004包括补偿电路1102、采样电路1202、输出电路1304和模式选择器1400。接收器1004还可以包括数据输入焊盘1010。
150.数据输入焊盘1010、补偿电路1102、采样电路1202和模式选择器1400可以与参照图8和图9描述的那些组件基本相同。
151.输出电路1304可以基于第一至第十二判定值voh1至voh4、vom1至vom4和vol1至vol4产生包括第一位msb1和第二位lsb1的输出数据odat1。
152.在一些示例实施例中，如将参照图14所述，输出电路1304可以基于判定值voh1至voh4、vom1至vom4和vol1至vol4中的一些判定值选择或确定循环展开结构的输出值。在该示例中，解码器的数量可以减少，并且dfe延迟可以减小或最小化。
153.模式选择器1400可以基于操作环境产生用于选择第一操作模式和第二操作模式之一的模式选择信号msel。在图13的示例中，模式选择信号msel可以直接提供给补偿电路1102和采样电路1202，并且在第二操作模式下可以禁用或停用补偿电路1102和采样电路1202的一部分。
154.图14是示出了图13的接收器中包括的输出电路的示例的框图。
155.参照图14，输出电路1304a可以包括第一多路复用器1342、第二多路复用器1344、第三多路复用器1346和解码器1362。输出电路1304a还可以包括触发器1352、1354和1356，其中每一个触发器基于时钟信号clk进行操作。
156.第一多路复用器1342可以通过选择第一、第四、第七和第十判定值voh1至voh4之一来输出第一最终判定值voh_f。第二多路复用器1344可以通过选择第二、第五、第八和第十一判定值vom1至vom4之一来输出第二最终判定值vom_f。第三多路复用器1346可以通过选择第三、第六、第九和第十二判定值vol1至vol4之一来输出第三最终判定值vol_f。第一最终判定值voh_f、第二最终判定值vom_f和第三最终判定值vol_f可以通过触发器1352、1354和1356与时钟信号clk同步。解码器1362可以基于第一最终判定值voh_f、第二最终判定值vom_f和第三最终判定值vol_f产生输出数据odat1的第一位msb1和第二位lsb1。例如，解码器1362可以是pam4解码器。
157.图15a和图15b是用于描述图13的接收器的操作的图。
158.在第一操作模式mode1下，后游标消除器1110至1140和限幅器1210至1240全部可以被启用，并且多路复用器1342、1344和1346中的每一个可以基于第一最终判定值voh_f、第二最终判定值vom_f和第三最终判定值vol_f的全部来选择所有输入值之一。例如，当输出数据odat1的先前值data_pre是“10”时并且当第一最终判定值voh_f、第二最终判定值vom_f和第三最终判定值vol_f都是“1”时，多路复用器1342、1344和1346可以分别选择并输出第一判定值vohl、第二判定值voml和第三判定值vol1。
159.参照图15a和图15b，在第二操作模式mode2下，基于模式选择信号msel，可以仅启用后游标消除器1110至1140和限幅器1210至1240的一部分并且可以禁用后游标消除器1110至1140和限幅器1210至1240的其他部分，并且可以禁用输出电路1304a中包括的一些路径。
160.例如，如图15a所示，在限幅器1210中包括的比较器1212、1214和1216中，可以仅启用比较器1212。在限幅器1220中包括的比较器1222、1224和1226中，可以仅启用比较器1222和1224。在限幅器1230中包括的比较器1232、1234和1236中，可以仅启用比较器1234和1236。在限幅器1240中包括的比较器1242、1244和1246中，可以仅启用比较器1246。在一些示例实施例中，产生被禁用比较器1214、1216、1226、1232、1242和1244的输入的后游标消除器1110至1140的一些组件也可以被禁用。
161.另外，如图15b所示，多路复用器1342可以基于第一最终判定值voh_f来选择第一
判定值voh1和第四判定值voh2之一。多路复用器1344可以基于第二最终判定值vom_f选择第五判定值vom2和第八判定值vom3之一。多路复用器1346可以基于第三最终判定值vol_f选择第九判定值vol3和第十二判定值vol4之一。例如，当输出数据odat1的先前值data_pre是“00”时并且当第一最终判定值voh_f、第二最终判定值vom_f和第三最终判定值vol_f都是“0”时，多路复用器1342、1344和1346可以分别选择并输出第四判定值voh2、第八判定值为vom3和第十二判定值vol4。
162.在第二操作模式mode2下基于接收器1004的均衡的参考电平的变化可以与参照图12c描述的基本相同。
163.尽管没有详细示出，但是在pam8方案中，补偿电路可以包括8个后游标消除器，采样电路可以包括8个限幅器，每个限幅器可以包括七个比较器，并且输出电路可以基于输出数据的位或判定值来选择或确定输出值。
164.图16和图17是示出了根据示例实施例的接收器的框图。将省略与图8、图9、图10、图12a、图12b、图12c、图13、图14、图15a和图15b重复的描述。
165.参照图16，接收器1006可以包括数据输入焊盘1010、缓冲器1020、后游标消除器1110和1140、比较器1212、1214、1216、1242、1244和1246、解码器1312和1318、多路复用器1322b和1324b以及触发器1332和1334。
166.接收器1006可以仅包括图8的接收器1002中包括的组件之中在第二操作模式下被启用的组件。例如，后游标消除器1110和1140可以形成补偿电路，比较器1212、1214、1216、1242、1244和1246可以形成采样电路，并且解码器1312和1318、多路复用器1322b和1324b以及触发器1332和1334可以形成输出电路。这些组件的操作可以与参照图8、图9、图10、图12a、图12b和图12c描述的组件的操作基本相同。
167.参照图17，接收器1008可以包括数据输入焊盘1010、后游标消除器1110、1120、1130和1140、比较器1212、1222、1224、1234、1236和1246、多路复用器1342c、1344c和1346c、触发器1352、1354和1356以及解码器1362。
168.接收器1008可以仅包括图13的接收器1004中包括的组件之中在第二操作模式下被启用的组件。例如，后游标消除器1110、1120、1130和1140可以形成补偿电路，比较器1212、1222、1224、1234、1236和1246可以形成采样电路，并且多路复用器1342c、1344c和1346c、触发器1352、1354和1356以及解码器1362可以形成输出电路。这些组件的操作可以与参照图13、图14、图15a和图15b描述的组件的操作基本相同。
169.如果对于时序裕度需要循环展开结构而不需要更高的均衡性能，则根据示例实施例的接收器可以实现为循环展开dfe(其中仅应用了第二操作模式)，如图16和图17所示，从而减小电路尺寸和功耗。在该示例中，如参照图12c所示，可以对多个补偿参考电平执行均衡，使得多个补偿参考电平全都改变相同的电平，并且可以基于输出数据的先前值确定均衡的方向。
170.图18是示出了根据示例实施例的接收数据的方法的流程图。
171.参照图1和图18，根据示例实施例的接收数据的方法由根据示例实施例的接收器1000执行。
172.在根据示例实施例的接收数据的方法中，基于操作环境产生模式选择信号msel(步骤s100)。模式选择信号msel用于基于操作环境选择第一操作模式和第二操作模式之
一。由补偿电路1100基于模式选择信号msel通过补偿作为多电平信号的输入数据信号ds上的符号间干扰，来产生多个数据信号ids和多个参考电压vref(步骤s200)。由采样电路1200基于模式选择信号msel、多个数据信号ids和多个参考电压vref产生多个采样信号sam(步骤s300)。基于多个采样信号sam产生包括两个或更多个位的输出数据odat(步骤s400)。基于输出数据的先前值选择输出数据的当前值。补偿电路1100和采样电路1200在第一操作模式下被完全启用，且补偿电路1100和采样电路1200在第二操作模式下被部分启用。
173.图19是示出了根据示例实施例的计算系统的框图。
174.参照图19，计算系统4000包括处理器4010、系统控制器4020和存储器系统4030。计算系统4000还可以包括输入设备4050、输出设备4060和存储设备4070。
175.存储器系统4030包括多个存储器件4034和用于控制存储器件4034的存储器控制器4032。存储器控制器4032可以被包括在系统控制器4020中。存储器系统4030可以是根据示例实施例的存储器系统，并且可以包括根据示例实施例的接收器。
176.处理器4010可以执行各种计算功能，例如执行用于执行特定计算或任务的特定软件指令。处理器4010可以经由处理器总线连接到系统控制器4020。系统控制器4020可以经由扩展总线连接到输入设备4050、输出设备4060和存储设备4070。这样，处理器4010可以使用系统控制器4020来控制输入设备4050、输出设备4060和存储设备4070。
177.图20是示出了根据示例实施例的通信系统的框图。
178.参照图20，通信系统5000包括第一通信设备5100、第二通信设备5200和信道5300。
179.第一通信设备5100包括第一发送器5110和第一接收器5120。第二通信设备5200包括第二发送器5210和第二接收器5220。第一发送器5110和第一接收器5120通过信道5300连接到第二发送器5210和第二接收器5220。接收器5120和5220可以是根据示例实施例的接收器。在一些示例实施例中，第一通信设备5100和第二通信设备5200中的每一个可以包括多个发送器和多个接收器，并且通信系统5000可以包括用于连接多个发送器和多个接收器的多个信道。
180.本发明构思可以应用于包括存储器件和存储器系统的各种电子设备和系统。例如，本发明构思可以应用于诸如以下各项的系统：个人计算机(pc)、服务器计算机、数据中心、工作站、移动电话、智能电话、平板电脑、膝上型计算机、个人数字助理(pda)、便携式多媒体播放器(pmp)、数码相机、便携式游戏机、音乐播放器、摄像机、视频播放器、导航设备、可穿戴设备、物联网(iot)设备、万物互联(ioe)设备、电子书阅读器、虚拟现实(vr)设备、增强现实(ar)设备、机器人设备、无人机等。
181.前述内容是对示例实施例的说明，而不应被解释为对其的限制。尽管已经描述了一些示例实施例，然而本领域技术人员将容易理解，在不实质上脱离示例实施例的新颖教义和优点的前提下，可以在示例实施例中进行多种修改。因此，所有这种修改旨在被包括在如在权利要求中限定的示例实施例的范围内。因此，应理解，前述内容是对各种示例实施例的说明，而不应被解释成限制于所公开的具体示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在被包括在所附权利要求的范围内。