一种帧积分光电成像处理电路的非均匀性片内校正电路的制作方法

1.本实用新型涉及光电成像领域，尤其涉及一种帧积分光电成像处理电路的非均匀性片内校正电路。


背景技术：

2.由于在传统的光电成像系统中，多是利用光电转换器件对目标辐射进行采集，进而转换为电子图像，成像阵列中每个像素都有一个微型光电转换传感器，由于工艺存在偏差，阵列的各个像素之间存在非均匀性，传统行积分光电成像处理电路设计时，多采用的逐行校正，逐行扫描的方式，校正电路放在每列公共的电路中，而采用帧积分非制冷信号处理电路中，该方法不再适用，大多数帧积分光电成像处理电路都用在均匀性较好的光电成像系统，从而可以不进行校正。
3.针对非均匀性较差的帧积分光电成像系统，有必要设计一种帧积分光电成像处理电路的非均匀性片内校正电路。


技术实现要素：

4.本实用新型的目的在于克服现有技术之缺陷，提供了一种帧积分光电成像处理电路的非均匀性片内校正电路，至少解决了现有技术中的部分问题。
5.本实用新型是这样实现的：
6.本实用新型提供一种帧积分光电成像处理电路的非均匀性片内校正电路，包括像元电路中的时序控制开关电路，所述时序控制开关电路包括时序控制开关s1、时序控制开关s2、时序控制开关s3、存储器sram、dac芯片，所述存储器sram与所述dac芯片电连接，所述时序控制开关s3的一端与时序控制开关s1的输出端相连，所述时序控制开关s3的另一端通过若干开关支路与所述dac芯片电连接。
7.作为优选，像元电路中的有效元偏置电路包括有效元电阻ra、ra的偏置mos管pmos，所述偏置mos管pmos的源极通过有效元电阻ra与偏置电压vdetp相连，所述偏置mos管pmos的栅极与偏置电压vgsk相连，所述偏置mos管pmos的漏极依次串联时序控制开关s1、时序控制开关s2后与缓冲器buffer相连。
8.作为优选，像元电路中的参考元偏置电路包括参考元电阻rob、rob的偏置mos管nmos，所述偏置mos管nmos的源极通过参考元电阻rob与偏置电压vdetn相连，所述偏置mos管nmos的栅极与偏置电压vgfid相连，所述偏置mos管nmos的漏极依次串联时序控制开关s1、时序控制开关s2后与缓冲器buffer相连。
9.作为优选，所述时序控制开关电路还包括时序控制开关s1b，所述时序控制开关s1b的一端与时序控制开关s1的输入端相连，所述时序控制开关s1b的另一端与dac芯片相连。
10.作为优选，参考元电阻rob和有效元电阻ra结构相同。
11.作为优选，参考元电阻rob和有效元电阻ra阻值大小一致。
12.作为优选，参考元电阻rob位于有效元电阻ra物理结构的下方。
13.作为优选，所述非均匀性片内校正电路还包括积分电容c，所述积分电容c与所述时序控制开关s2的输入端相连。
14.本实用新型具有以下有益效果：
15.本实用新型提供的非均匀性片内校正电路用在帧积分光电成像处理电路中，使得帧积分光电成像处理电路可用在非均匀性较差的帧积分光电成像系统中。
附图说明
16.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
17.图1为本实用新型实施例提供的帧积分光电成像处理电路的非均匀性片内校正电路图。
具体实施方式
18.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
19.如图1，本实用新型实施例提供一种帧积分光电成像处理电路的非均匀性片内校正电路，包括有效元电阻ra、参考元电阻rob、ra的偏置mos管pmos、rob的偏置mos管nmos，所述偏置mos管pmos的漏极和所述偏置mos管nmos的漏极相连，所述偏置mos管pmos的源极通过有效元电阻ra与偏置电压vdetp相连，所述偏置mos管pmos的栅极与偏置电压vgsk相连，所述偏置mos管nmos的源极通过参考元电阻rob与偏置电压vdetn相连，所述偏置mos管nmos的栅极与偏置电压vgfid相连，所述非均匀性片内校正电路还包括时序控制开关s1、时序控制开关s2、时序控制开关s3、时序控制开关s1b、积分电容c、存储器sram、dac芯片，所述偏置mos管pmos的漏极和所述偏置mos管nmos的漏极依次串联时序控制开关s1、时序控制开关s2后与缓冲器buffer相连，所述时序控制开关s1b的一端与时序控制开关s1的输入端相连，所述时序控制开关s1b的另一端与dac芯片相连，所述存储器sram与所述dac芯片电连接，所述时序控制开关s3的一端与时序控制开关s1的输出端相连，所述时序控制开关s3的另一端通过若干开关支路与所述dac芯片电连接，所述积分电容c与所述时序控制开关s2的输入端相连。
20.参考元电阻rob和有效元电阻ra结构相同，阻值大小一致。参考元电阻rob位于有效元电阻ra物理结构的下方，可隔离外界光辐射。
21.针对非均匀性较差的帧积分光电成像传感器，本实用新型提供了一种新型帧积分光电成像处理电路的非均匀性片内校正电路，如图1所示，ra为有效元电阻，用来接收外界各波段的光辐射；rob为参考元电阻，置于ra物理结构下方，可隔离外界光辐射，rob和ra结构相同，阻值大小一致；pmos为ra的偏置mos管；nmos为rob的偏置mos管；vdetp和vgsk为ra
和roa偏置电压；vdetn和vgfid为rob偏置电压；vref为积分电容消隐期复位电压。dac芯片为用来做非均匀校正(nuc)的不同档位电压，存储器sram用来存储各像素的nuc数据，电路校正过程如下：
22.(a)nuc：快门时，通过输出环路检测各个像素的输出电压，通过与目标电压的比较运算，将数据存储在芯片的存储器sram中。采取逐行loading预存的数据传输到dac芯片上，通过bus总线对应到各个积分电容上。
23.(b)积分阶段：通过开关切换到积分模式，让积分电流流到电容c上，此阶段为全平面都积分，即帧积分。
24.(c)读出阶段：切断c上的开关，锁存住电荷量，通过输出模块，逐行读出各行的电压，在通过输出缓冲器buffer传到片外ad模块。
25.(d)新的一帧开始，loading sram dac的值到各个像元电路电容处，其电容端有微弱漏电，因此每帧都要重新刷一次，开始积分，即回到第(b)步。
26.(e)当电路需要再次做nuc时，从第(a)步重新开始。
27.以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。