数据发送器件、数据接收器件、电子装置以及方法与流程

1.本技术涉及船舶自动化控制领域和船舶机电产品自主可控技术领域，特别是涉及数据发送器件、数据接收器件、电子装置以及方法。


背景技术：

2.在高速低功耗互连的发展过程中，目前被广泛研究并应用的高速低功耗互连技术为nrz(non return to zero code，不归零码)数据传输技术。nrz数据传输技术被认为是一种最简单的两电平脉冲幅度调制(pulse amplitude modulation，pam)编码，即采用两种电平来传输二进制信息。但是，nrz数据传输技术的波特率较高，且信道衰减呈指数增长导致更严重的信号完整性问题，使得信道的均衡难度增大。传统船舶控制领域的数据传输仍然采用nrz数据传输技术，导致其高速低功率的效果不能满足要求，且电路设计难度大。


技术实现要素：

3.基于此，有必要针对传统船舶控制领域的数据传输仍然采用nrz数据传输技术，导致其高速低功率的效果不能满足要求，且电路设计难度大的问题，提供一种数据发送器件、数据接收器件、电子装置以及方法。
4.为了实现上述目的，第一方面，本技术实施例提供了一种数据发送器件，数据发送器件包括：
5.应用层模块，应用层模块用于构建待发送的数据并将待发送的数据传输至链路层模块；
6.链路层模块，链路层模块用于基于接收到的待发送的数据生成包含校验码的待发送的数据包并将待发送的数据包传输至物理层模块；
7.物理层模块，物理层模块用于根据接收到的待发送的数据包生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据接收器件。
8.可选的，物理层模块包括：
9.逻辑单元，逻辑单元用于按照预设的格式将接收到的待发送的数据包进行预编码以生成二进制数据流，并将二进制数据流传输至电气单元；
10.电气单元，电气单元用于基于二进制数据流生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据接收器件。
11.可选的，电气单元包括时间编码器，时间编码器根据二进制数据流调制基础脉冲信号的上升边沿，以生成与二进制数据流对应的数据信号。
12.可选的，信道包括数据信道和时钟信道，时间编码器至少包括脉冲位置调制电路、时钟延迟匹配电路以及缓冲器；
13.脉冲位置调制电路的数据流接收端口接收二进制数据流，脉冲位置调制电路的基础脉冲接收端口接收基础脉冲信号，并且脉冲位置调制电路根据二进制数据流调制基础脉
冲信号的上升边沿以生成数据信号，脉冲位置调制电路的输出端口与缓冲器电连接以经由缓冲器向数据信道输出数据信号，
14.时钟延迟匹配电路的时钟接收端口接收原始时钟脉冲信号并基于原始时钟脉冲信号生成与数据信号相匹配的参考时钟信号，时钟延迟匹配电路的输出端也与缓冲器电连接以经由缓冲器向时钟信道输出参考时钟信号。
15.可选的，时间编码器基于非归零脉冲位置调制模式调制基础脉冲信号，并且时间编码器还包括触发器，触发器的一端采样原始时钟脉冲信号的二分频信号作为基础脉冲信号，触发器的另一端与脉冲位置调制电路的基础脉冲接收端口电连接，以将原始时钟脉冲信号的二分频信号传输至脉冲位置调制电路。
16.可选的，时间编码器基于归零脉冲位置调制模式调制基础脉冲信号，并且基础脉冲信号是原始时钟脉冲信号。
17.可选的，时间编码器基于归零差分脉冲位置调制模式调制基础脉冲信号，并且基础脉冲信号是原始时钟脉冲信号。
18.可选的，信道是片上金属互连线和/或硅通孔。
19.可选的，逻辑单元按照如下方式将接收到的待发送的数据包进行预编码以生成二进制数据流：将待发送的数据包进行128b/130b编码。
20.可选的，链路层模块基于crc校验模式和ecc校验模式生成包含校验码的待发送的数据包。
21.第二方面，本技术实施例还提供了一种数据接收器件，数据接收器件包括：
22.物理层模块，物理层模块用于经由信道接收来自数据发送器件的基于脉冲位置调制的数据信号以及对应的参考时钟信号，并解析数据信号以及对应的参考时钟信号以获得包含校验码的待校验的数据包，以及将待校验的数据包传输至链路层模块；
23.链路层模块，链路层模块用于基于校验码校验待校验的数据包，并将校验成功的数据包传输至应用层模块；
24.应用层模块，应用层模块用于基于校验成功的数据包获取需要由应用层模块处理的数据。
25.可选的，物理层模块包括：
26.电气单元，电气单元用于解析数据信号以及对应的参考时钟信号以获得二进制数据流，并将二进制数据流传输至逻辑单元；
27.逻辑单元，逻辑单元用于按照预设的格式对二进制数据流进行解码，以获得包含校验码的待校验的数据包，以及将待校验的数据包传输至链路层模块。
28.可选的，电气单元包括时间解码器，时间解码器基于数据信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流。
29.可选的，时间解码器包括脉冲恢复单元和时间数字转换器；
30.脉冲恢复单元具有第一数据接收端口和第二数据接收端口，第一数据端口接收数据信号与参考时钟信号的相“与”后的信号，第二数据端口接收数据信号经过“非”门后的信号与参考时钟信号的相“与”后的信号，脉冲恢复单元还具有选通信号接收端口，选通信号接收端口接收基于参考时钟信号的选通信号，脉冲恢复单元还具有输出端口，用于将由脉冲恢复单元合并后的信号传输至时间数字转换器，其中，选通信号用于合并第一数据接收
端口和第二数据接收端口接收到的信号的选通控制；
31.时间数字转换器具有数据信号接收端口、时钟信号接收端口和输出端口，数据信号接收端口接收合并后的信号，时钟信号接收端口接收参考时钟信号，时间数字转换器基于合并后的信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流，并将二进制数据流经由输出端口传输至逻辑单元。
32.可选的，时间解码器基于非归零脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号的二分频信号。
33.可选的，时间解码器基于归零脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号。
34.可选的，时间解码器基于归零差分脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号。
35.可选的，时间数字转换器包括多级时间数字转换电路。
36.第三方面，本技术实施例还提供了一种电子装置，用于船舶，电子装置包括如上述的数据发送器件和如上述的数据接收器件，其中，数据发送器件与数据接收器件经由信道传输基于脉冲位置调制的数据信号以及对应的参考时钟信号。
37.第四方面，本技术实施例还提供了一种数据发送方法，数据发送方法包括：
38.构建待发送的数据；
39.基于待发送的数据生成包含校验码的待发送的数据包；
40.根据待发送的数据包生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据接收器件。
41.第五方面，本技术实施例还提供了一种数据接收方法，数据接收方法包括：
42.经由信道接收来自数据发送器件的基于脉冲位置调制的数据信号以及对应的参考时钟信号，并解析数据信号以及对应的参考时钟信号以获得包含校验码的待校验的数据包；
43.基于校验码校验待校验的数据包；
44.基于校验成功的数据包获取需要处理的数据。
45.第六方面，本技术实施例还提供了一种数据传输方法，数据传输方法包括：
46.数据发送器件构建待发送的数据；
47.数据发送器件基于待发送的数据生成包含校验码的待发送的数据包；
48.数据发送器件根据待发送的数据包生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据接收器件；
49.数据接收器件经由信道接收基于脉冲位置调制的数据信号以及对应的参考时钟信号，并解析数据信号以及对应的参考时钟信号以获得包含校验码的待校验的数据包；
50.数据接收器件基于校验码校验待校验的数据包；
51.数据接收器件基于校验成功的数据包获取需要处理的数据。
52.上述技术方案中的一个技术方案具有如下优点和有益效果：
53.本技术数据发送器件包括应用层模块、链路层模块和物理层模块，应用层模块将构建的待发送的数据传输至链路层模块，链路层模块在接收到待发送的数据后，生成包含校验码的待发送的数据包并传输至物理层模块，物理层模块在接收到待发送的数据包后，
根据其生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据接收器件，数据发送器件采用分层架构，降低了设计的复杂度，缩短开发周期，并提升易用性、灵活性与可扩展性，而在物理层中基于脉冲位置调制编码进行数据传输，实现高速低功耗传输。
附图说明
54.图1为本技术实施提供的数据发送器件的结构示意图。
55.图2为本技术实施提供的数据发送器件的应用层发送长数据包的示意图。
56.图3为本技术实施提供的数据发送器件的应用层发送短数据包的示意图。
57.图4为本技术实施提供的数据发送器件的数据发送过程图。
58.图5为本技术实施提供的数据发送器件的数据接收过程图。
59.图6为本技术实施提供的一种ecc检验码图。
60.图7为本技术实施提供的一种128b/130b编码图。
61.图8为本技术实施提供的电气单元的结构示意图。
62.图9为本技术实施提供的时间编码器的一种结构示意图。
63.图10为本技术实施提供的时间编码器的调制方案的时序图。
64.图11为本技术实施提供的时间编码器的另一种结构示意图。
65.图12为本技术实施提供的数据接收器件的结构示意图。
66.图13为本技术实施提供的时间数字转换器的结构示意图。
67.图14为本技术实施提供的时间数字转换器的时序图。
68.图15为本技术实施提供的多级时间数字转换电路的结构示意图。
69.图16为本技术实施提供的电子装置的结构示意图。
70.图17为本技术实施提供的数据发送方法的流程图。
71.图18为本技术实施提供的数据接收方法的流程图。
72.图19为本技术实施提供的数据传输方法的流程图。
具体实施方式
73.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。
74.需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
75.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
76.为了解决传统船舶控制领域的数据传输仍然采用nrz数据传输技术，导致其高速低功率的效果不能满足要求，且电路设计难度大的问题，如图1所示，提供一种数据发送器
件1，包括应用层11模块、链路层13模块以及物理层15模块。
77.应用层11模块构建待发送的数据，然后将待发送的数据传输至链路层13模块。示例性的，应用层11模块构建待发送的数据的过程为：应用层11模块通过声明发送标准作业程序(tx_sop)有效、发送数据标识(tx_data_id)、发送字数(tx_word_count)和发送应用程序数据(tx_app_data)等信号，来告知链路层13模块准备发送新的数据包。在发送数据包的过程中，应用层11模块保留标准作业程序有效、发送数据标识、发送字数和发送应用程序数据等信号，直至发送进程(tx_advance)有效。需要说明的是，发送应用程序数据是应用层11模块在需要发送长数据包时提供。其中，tx_advance用于指示链路层13模块发送当前数据包，并准备进行下一个应用程序数据发送周期。
78.假设为物理层15数据宽度(phy_data_width)＝8的单通道链路层13模块，在长数据包发送中，如图2所示，应用层11模块将提供发送数据标识、发送字数和发送应用程序数据，并声明发送标准作业程序有效。链路层13模块在接收到上述信号后，开始发送数据标识、发送字数和ecc(error correction coding，纠错编码)校验码(包头)。链路层13模块在准备接收新数据时，每个周期都会使能发送进程。在远端链路层13模块上，rx(receive，接收)端将开始接收一个新的数据包。链路层13模块在接收到数据包头和数据，接收标准作业程序(rx_sop)有效，然后，每当接收到完整的应用层11模块位宽数据时(除最后一次数据)，接收有效(rx_valid)，最后一次数据有效要等到crc(cyclic redundancy check，循环冗余校验码)校验完毕。
79.在短数据包发送中，如图3所示，应用层11模块提供发送数据标识和发送字数。发送标准作业程序和发送进程握手协议与长数据包相同，但是在发送进程有效之后，应用层11模块可以开始发送另一个数据包。在rx端，接收到完整的数据包后，接收标准作业程序和接收有效。
80.链路层13模块于校验码校验待校验的数据包，并将校验成功的数据包传输至应用层11模块。
81.需要说明的是，链路层13模块用于数据发送和数据接收。在数据发送过程中，链路层13模块将应用层11模块发送的待发送的数据进行打包，并打包得到的数据包传递给物理层15模块；在数据接收过程中，链路层13模块收集物理层15模块收到的数据包进行解析，并将解析得到的数据传输给应用层11模块。
82.示例性的，如图4所示，在数据发送(ll_tx)过程中，链路层13模块从应用层11模块获取待发送的数据并打包传递给物理层15模块，链路层13模块包括：数据发送链路状态机、ecc校验生成器和用于长数据包的crc校验生成器。数据发送状态转移图如图4，当没有数据发送时，状态为等待状态(wait_sds)，然后进入空闲状态(idle)。当有数据发送任务时，链路层13模块的状态逐步由空闲状态到header_wc0到header_wc1再到header_ecc。当发送为短数据包时，在发送完短数据包后链路层13模块的状态直接回到空闲状态。当发送为长数据包时，在发送完长数据包后，如果发送字数为0，则直接进入crc0状态，若发送字数不为0，则进入长时间数据(long_data)状态，再到crc0、crc1后回倒空闲状态。应用层11模块数据标识决定当前发送的数据包为长数据包还是短数据包，数据标识小于等于1f为短数据包，数据标识大于1f为长数据包。idl_sym_st为回到空闲状态的一个中间状态。
83.示例性的，如图5所示，在数据接收(ll_tx)过程中，链路层13模块将从物理层15模
块接收并解析数据包，提取数据标识、字数等信号，还将检查ecc码和crc码中是否有误码。如果检查到任何ecc码或crc码发生错误，则数据接收可以将其指示给状态机(ltssm)以启动复位条件。链路层13模块使用差错控制寄存器(error_control)设置对此的支持。由于链路层13模块仅对数据包起作用，因此通常应将数据包头中的错误(由ecc损坏确定)视为无法解决，并导致链路重置。数据接收状态转移图与数据发送状态转移图类似。
84.结合上述为了增强数据传输的可靠性，链路层13模块基于crc校验模式和ecc校验模式生成包含校验码的待发送的数据包。
85.在一个示例中，链路层13模块在每个长数据包后添加crc校验码，采用16位的crc校验码的生成多项式为：
86.g(x)＝x
16
+x
12
+x5+xo87.根据通道数和数据宽度，以及可能传输的每个字节，将crc实现为16位crc计算链。例如，当物理层15数据宽度＝8、传送通道(num_tx_lane)＝4的系统，会具有4个独立的crc校验单元。
88.链路层13模块的ecc校验码的生成和检查包含以下功能：查找数据包头(包括di、wc0和wc1共24bit)是否有任何错误；检查是否发生了单个错误，如果有，则允许进行纠正；确定是否发生了多个位错误，并指示包头已损坏。ecc校验规则如图6，ecc对24bit包头校验得到8bit校验码，ecc校验位bit0-bit5由包头对应的位异或得到，高两位为0。
89.物理层15根据接收到的待发送的数据包生成基于脉冲位置调制(pulse position modulation，ppm)的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道(信道包括数据信道和时钟信道)传输至数据发送器件2。需要说明的是，在物理结构上，信道是片上金属互连线和/或硅通孔。
90.示例性的，物理层15模块包括逻辑单元和电气单元。逻辑单元和电气单元通过其上的状态和控制寄存器接口协调每个收发器的状态，逻辑单元负责整个物理层15模块的控制和管理。逻辑单元接收来自应用层11模块的输出数据，并将输出数据传输给电气单元；逻辑单元接收来自电气单元的输入数据，并将输入数据传输给链路层13模块。
91.需要说明的是，逻辑单元按照预设的格式将接收到的待发送的数据包进行预编码以生成二进制数据流，并将二进制数据流传输至电气单元；
92.在一个示例中，预设的格式为128b/130b编码。逻辑单元按照如下方式将接收到的待发送的数据包进行预编码以生成二进制数据流：将待发送的数据包进行128b/130b编码(如图7所示，示出一种128b/130b编码)。具体的，在逻辑单元接收来自链路层13模块的输出数据，并将输出数据传输给电气单元的步骤中：逻辑单元接收来自链路层13模块的输出数据，对输出数据进行128b/130b编码，将编码后的输出数据传输给电气单元。在逻辑单元接收来自电气单元的输入数据，并将输入数据传输给链路层13模块的步骤中：逻辑单元接收来自电气单元的输入数据，对输入数据进行128b/130b编码，将编码后的输入数据传输给链路层13模块。具体的，逻辑单元在发送端对电气单元的数据进行128b/130b编码，传递给电气单元上各tx(transport，发送)通道中的时间编码器，由电气单元输出数据信号与时钟脉冲。逻辑单元在接收端，将电气单元上各rx通道接收到的数据信号与时钟脉冲输入时间解码器，将时间域信号解码，并将解码后的并行数据进行128b/130b解码，传递给链路层13模块。需要说明的是，数据信号和时钟脉冲均通过单端导线传输。
93.由上可以理解的是，逻辑单元由发送和接收两部分组成。发送模块接收链路层13模块发送的数据，并通过电气单元输出；接收模块接收电气单元发送的数据，并传递给链路层13模块。
94.电气单元基于二进制数据流生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据发送器件2。
95.如图8所示，电气单元包括发送器、接收器和互连信道。
96.示例性的，电气单元包括时间编码器，具体的，电气单元的发送器内包括时间编码器。时间编码器根据二进制数据流调制基础脉冲信号的上升边沿，以生成与二进制数据流对应的数据信号。具体的，电气单元内的发送器通过时间编码器调制二进制信息的时钟脉冲的上升边沿，以生成对应的数据信号。在调制过程中，时间编码器根据多位宽二进制数据调制时钟脉冲的上升边沿以生成数据信号。
97.为了实现该调制，在一个示例中，如图9所示，时间编码器至少包括脉冲位置调制电路、时钟延迟匹配电路以及缓冲器。其中，脉冲位置调制电路的数据流接收端口接收二进制数据流，脉冲位置调制电路的基础脉冲接收端口接收基础脉冲信号，并且脉冲位置调制电路根据二进制数据流调制基础脉冲信号的上升边沿以生成数据信号，脉冲位置调制电路的输出端口与缓冲器电连接以经由缓冲器向数据信道输出数据信号。时钟延迟匹配电路的时钟接收端口接收原始时钟脉冲信号并基于原始时钟脉冲信号生成与数据信号相匹配的参考时钟信号，时钟延迟匹配电路的输出端也与缓冲器电连接以经由缓冲器向时钟信道输出参考时钟信号。
98.调制方案可以根据实际需要而选定，以下提供三种调制方案：
99.第一种方式为时间编码器基于归零脉冲位置调制模式调制基础脉冲信号，并且基础脉冲信号是原始时钟脉冲信号。该方式为单边沿调制，时间编码器根据二进制数据调制时钟脉冲上升沿，以生成数据信号，基带信号为归零脉冲位置调制模式(return to zero ppm，rz-ppm)。
100.第二种方式为时间编码器基于归零差分脉冲位置调制模式调制基础脉冲信号，并且基础脉冲信号是原始时钟脉冲信号。该方式为双边沿调制，时间编码器根据二进制数据同时调制时钟脉冲上升沿和下降沿，以生成数据信号，基带信号为归零差分脉冲位置调制模式(return to zero dppm，rz-dppm)。
101.第三种方式为时间编码器基于非归零脉冲位置调制模式调制基础脉冲信号。该方式与第一种方式相同，为单边沿调制，时间编码器根据二进制数据调制时钟脉冲的二分频信号，生成数据信号，对应基带信号为非归零脉冲位置调制模式(non return to zero ppm，nrz-ppm)。上述三种调制方案的时序图如图10所示。
102.在采用nrz-ppm调制方案中，在每个传输周期内，基带信号的上升沿或下降沿是参考时钟二分频信号的延迟。在采用nrz-ppm调制方式中，如图11所示，时间编码器还包括触发器，触发器的一端采样原始时钟脉冲信号的二分频信号作为基础脉冲信号，触发器的另一端与脉冲位置调制电路的基础脉冲接收端口电连接，以将原始时钟脉冲信号的二分频信号传输至脉冲位置调制电路。
103.换言之，采用nrz-ppm调制方案的时间编码器的数据路径包括1个脉冲位置调制电路和1个触发器，触发器采样时钟的二分频信号，再经过脉冲位置调制电路产生数据信号。
时间编码器的时钟路径采用时钟延迟匹配电路以匹配延迟。在时钟路径和数据路径末端采用缓冲器来增加驱动能力与实现阻抗匹配。
104.结合上述，本技术数据发送器件1包括应用层11模块、链路层13模块和物理层15模块，应用层11模块将构建的待发送的数据传输至链路层13模块，链路层13模块在接收到待发送的数据后，生成包含校验码的待发送的数据包并传输至物理层15模块，物理层15模块在接收到待发送的数据包后，根据其生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据发送器件2，数据发送器件1采用分层架构，降低了设计的复杂度，缩短开发周期，并提升易用性、灵活性与可扩展性，而在物理层15中基于脉冲位置调制编码进行数据传输，实现高速低功耗传输。
105.与本技术数据发送器件1电连接的为本技术数据发送器件2。需要说明是，本技术数据发送器件2与本技术数据发送器件1结构相同，在本技术数据发送器件1各实施例中描述的内容，该实施例中不再赘述，重点介绍本技术数据发送器件2各实施例中没有描述的内容。
106.具体的，如图12所示，数据发送器件2包括物理层15模块、链路层13模块、链路层13模块。
107.物理层15模块用于经由信道接收来自数据发送器件1的基于脉冲位置调制的数据信号以及对应的参考时钟信号，并解析数据信号以及对应的参考时钟信号以获得包含校验码的待校验的数据包，以及将待校验的数据包传输至链路层13模块。需要说明的是，在物理结构上，信道是片上金属互连线和/或硅通孔。
108.示例性的，物理层15模块包括电气单元和逻辑单元。电气单元解析数据信号以及对应的参考时钟信号以获得二进制数据流，并将二进制数据流传输至逻辑单元。逻辑单元按照预设的格式对二进制数据流进行解码，以获得包含校验码的待校验的数据包，以及将待校验的数据包传输至链路层13模块。
109.示例性的，电气单元包括时间解码器，时间解码器基于数据信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流。
110.以下提供三种时间解码器解码方案：第一种方式为时间解码器基于非归零脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号的二分频信号；第二种方式为时间解码器基于归零脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号；第三种方式为时间解码器基于归零差分脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号。
111.示例性的，时间解码器包括脉冲恢复单元(buffer)和时间数字转换器(time to digital converter，tdc)。
112.脉冲恢复单元具有第一数据接收端口和第二数据接收端口，第一数据端口接收数据信号与参考时钟信号的相“与”后的信号，第二数据端口接收数据信号经过“非”门后的信号与参考时钟信号的相“与”后的信号，脉冲恢复单元还具有选通信号接收端口，选通信号接收端口接收基于参考时钟信号的选通信号，脉冲恢复单元还具有输出端口，用于将由脉冲恢复单元合并后的信号传输至时间数字转换器。其中，选通信号用于合并第一数据接收端口和第二数据接收端口接收到的信号的选通控制。
113.时间数字转换器具有数据信号接收端口、时钟信号接收端口和输出端口，数据信
号接收端口接收合并后的信号，时钟信号接收端口接收参考时钟信号，时间数字转换器基于合并后的信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流，并将二进制数据流经由输出端口传输至逻辑单元。
114.需要说明的是，由于基带信号的数据信号为nrz信号，每个传输周期内的边沿都带有二进制信息，而1个时间数字转换器只能对上升沿或下降沿作用，因此需将数据信号的上升沿和下降沿进行提取，并转换为上升沿。其工作原理如图13所示，基带信号的数据信号与一并传输的时钟脉冲进行“与”，得到基带信号的上升沿信息，基带信号的“非”与时钟脉冲进行“与”，得到基带信号的下降沿信息并转换成上升沿；再利用时钟脉冲的二分频作为选通信号控制mux选择器(multiplexer，数据选择器)实现信息合并；最后经过时间数字转换器解码得到二进制信息。图13所示的工作原理的时序图如图14所示。
115.示例性，时间数字转换器包括多级时间数字转换电路。
116.在一个示例中，多级时间数字转换电路为两步式游标延迟链型tdc，总解码位数定义为：
117.n＝n1+n2
118.其中，n1是第一级时间数字转换器的解码位数，而n2是第二级时间数字转换器的解码位数。图15给出了一个4位两步时间数字转换器的电路图，该电路包括两个并行的2位常规时间数字转换器和2个mux选择器。第一级tdc电路的时间分辨率为4tr(tempotalresolutio，时间分辨率)，第二级tdc电路的时间分辨率为tr，其中，tr表示最小延时单元的延时。mux选择器用于选择到第二级时间数字转换器的时钟脉冲与数据信号。该电路将数据信号与输入时钟脉冲之间的时间差转换为数字代码“a3a2a1a0”。设计中使用了两个译码器，其中每个译码器将3位转换为2位。
119.在一个示例中，逻辑单元按照如下方式将二进制数据流进行解码：将二进制数据流进行128b/130b解码以获得包含校验码的待校验的数据包。
120.为了保证数据传输的安全，链路层13模块基于crc校验模式和ecc校验模式校验待校验的数据包，并将校验成功的数据包传输至应用层11模块。
121.链路层13模块在接收到物理层15模块传输的数据包后，基于校验码校验待校验的数据包，并将校验成功的数据包传输至应用层11模块。应用层11模块基于校验成功的数据包获取需要由应用层11模块处理的数据。
122.结合上述，数据发送器件2采用分层架构，降低了设计的复杂度，缩短开发周期，并提升易用性、灵活性与可扩展性，而在物理层15中基于脉冲位置调制编码进行数据传输，实现高速低功耗传输。
123.将本技术的数据发送器件1和数据发送器件2电连接形成本技术的电子装置，如图16所示，电子装置包括本技术数据发送器件1和本技术数据发送器件2，其中，数据发送器件1与数据发送器件2经由信道传输基于脉冲位置调制的数据信号以及对应的参考时钟信号。
124.对应于本技术数据发送器件1，如图17所示，提供一种数据发送方法，数据发送方法包括：
125.步骤s1701，构建待发送的数据。
126.步骤s1703，基于待发送的数据生成包含校验码的待发送的数据包(在一个示例中，基于crc校验模式和ecc校验模式生成包含校验码的待发送的数据包)。
127.步骤s1705，根据待发送的数据包生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据发送器件2。需要说明的是，在物理结构上，信道是片上金属互连线和/或硅通孔。
128.示例的，根据待发送的数据包生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据发送器件2包括：
129.按照预设的格式将待发送的数据包进行预编码以生成二进制数据流(在一个示例中，预设的格式为128b/130b，将待发送的数据包进行128b/130b编码以生成二进制数据流)。
130.基于二进制数据流生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据发送器件2。
131.示例性，基于二进制数据流生成基于脉冲位置调制的数据信号以及对应的参考时钟信号包括：
132.根据二进制数据流调制基础脉冲信号的上升边沿，以生成与二进制数据流对应的数据信号。
133.基于原始时钟脉冲信号生成与数据信号相匹配的参考时钟信号。
134.根据二进制数据流调制基础脉冲信号的上升边沿，以生成与二进制数据流对应的数据信号，可由以下三种方式实现：
135.第一种，基于非归零脉冲位置调制模式调制基础脉冲信号，并且基础脉冲信号是原始时钟脉冲信号的二分频信号。
136.第二种，基于归零脉冲位置调制模式调制基础脉冲信号，并且基础脉冲信号是原始时钟脉冲信号。
137.第二种，基于归零差分脉冲位置调制模式调制基础脉冲信号，并且基础脉冲信号是原始时钟脉冲信号。
138.需要说明的是，本技术数据发送方法是基于数据发送器件1实现的方法，具体描述请参照本技术数据发送器件1的各实施例内容，此处不再赘述。
139.对应于本身数据发送器件2，如图18所示，提供一种数据接收方法，数据接收方法包括：
140.步骤s1801，经由信道接收来自数据发送器件1的基于脉冲位置调制的数据信号以及对应的参考时钟信号，并解析数据信号以及对应的参考时钟信号以获得包含校验码的待校验的数据包。需要说明的，在物理结构上，信道是片上金属互连线和/或硅通孔。
141.示例性的，经由信道接收来自数据发送器件1的基于脉冲位置调制的数据信号以及对应的参考时钟信号，并解析数据信号以及对应的参考时钟信号以获得包含校验码的待校验的数据包包括：
142.解析数据信号以及对应的参考时钟信号以获得二进制数据流。
143.按照预设的格式对二进制数据流进行解码，以获得包含校验码的待校验的数据包(在一个示例中，预设的格式为128b/130b，将二进制数据流进行128b/130b解码以获得包含校验码的待校验的数据包)。
144.解析数据信号以及对应的参考时钟信号以获得二进制数据流，可以基于以上三种方式实现：
145.第一种方式，基于非归零脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号的二分频信号。
146.第二种方式，基于归零脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号。
147.第三种方式，基于归零差分脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号。
148.在一个示例中，解析数据信号以及对应的参考时钟信号以获得二进制数据流包括：基于数据信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流。
149.具体的，基于数据信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流包括：
150.将数据信号与参考时钟信号相“与”，并将相“与”后的信号作为第一信号；
151.将数据信号经过“非”门后的信号与参考时钟信号相“与”，并将相“与”后的信号作为第二信号；
152.根据基于参考时钟信号的选通信号，将第一信号和第二信号合并；
153.基于合并后的信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流。
154.在另一示例中，解析数据信号以及对应的参考时钟信号以获得二进制数据流包括：通过多级时间数字转换电路解码数据信号。
155.步骤s1803，基于校验码校验待校验的数据包。
156.示例性的，基于校验码校验待校验的数据包包括：
157.基于crc校验模式和ecc校验模式校验待校验的数据包。
158.步骤s1805，基于校验成功的数据包获取需要处理的数据。
159.需要说明的是，本技术数据接收方法是基于数据发送器件1实现的方法，具体描述请参照本技术数据发送器件2的各实施例内容，此处不再赘述。
160.对应于本技术电子装置，如图19所示，提供一种数据传输方法，数据传输方法包括：
161.步骤s1901，数据发送器件1构建待发送的数据。
162.步骤s1902，数据发送器件1基于待发送的数据生成包含校验码的待发送的数据包。
163.步骤s1903，数据发送器件1根据待发送的数据包生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据发送器件2。
164.示例性的，根据待发送的数据包生成基于脉冲位置调制的数据信号以及对应的参考时钟信号，并将数据信号和参考时钟信号经由信道传输至数据发送器件2包括：
165.按照预设的格式将待发送的数据包进行预编码以生成二进制数据流(在一个示例中，预设的格式为128b/130b，将待发送的数据包进行128b/130b编码以生成二进制数据流)。
166.基于二进制数据流生成基于脉冲位置调制的数据信号以及对应的参考时钟信号。
167.具体的，基于二进制数据流生成基于脉冲位置调制的数据信号以及对应的参考时
钟信号包括：
168.根据二进制数据流调制基础脉冲信号的上升边沿，以生成与二进制数据流对应的数据信号。
169.基于原始时钟脉冲信号生成与数据信号相匹配的参考时钟信号。
170.具体的，根据二进制数据流调制基础脉冲信号的上升边沿，以生成与二进制数据流对应的数据信号包括：
171.基于非归零脉冲位置调制模式调制基础脉冲信号，并且基础脉冲信号是原始时钟脉冲信号的二分频信号。
172.步骤s1904，数据发送器件2经由信道接收基于脉冲位置调制的数据信号以及对应的参考时钟信号，并解析数据信号以及对应的参考时钟信号以获得包含校验码的待校验的数据包。需要说明的是，在物理结构上，信道是片上金属互连线和/或硅通孔。
173.示例性的，经由信道接收基于脉冲位置调制的数据信号以及对应的参考时钟信号，并解析数据信号以及对应的参考时钟信号以获得包含校验码的待校验的数据包包括：
174.解析数据信号以及对应的参考时钟信号以获得二进制数据流；
175.按照预设的格式对二进制数据流进行解码，以获得包含校验码的待校验的数据包(在一个示例中，预设的格式为128b/130b，将二进制数据流进行128b/130b解码以获得包含校验码的待校验的数据包)。
176.示例性的，解析数据信号以及对应的参考时钟信号以获得二进制数据流包括：基于数据信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流。
177.具体的，基于数据信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流包括：
178.将数据信号与参考时钟信号相“与”，并将相“与”后的信号作为第一信号；
179.将数据信号经过“非”门后的信号与参考时钟信号相“与”，并将相“与”后的信号作为第二信号；
180.根据基于参考时钟信号的选通信号，将第一信号和第二信号合并；
181.基于合并后的信号的边沿与参考时钟信号的上升边沿之间的时间差生成二进制数据流。
182.在一个示例中，解析数据信号以及对应的参考时钟信号以获得二进制数据流包括：
183.基于非归零脉冲位置调制模式解码数据信号，并且选通信号是参考时钟信号的二分频信号。
184.在另一个示例中，解析数据信号以及对应的参考时钟信号以获得二进制数据流包括：
185.通过多级时间数字转换电路解码数据信号。
186.步骤s1905，数据发送器件2基于校验码校验待校验的数据包。
187.示例性的，基于校验码校验待校验的数据包包括：
188.基于crc校验模式和ecc校验模式校验待校验的数据包。
189.步骤s1906，数据发送器件2基于校验成功的数据包获取需要处理的数据。
190.需要说明的是，本技术数据发送方法是基于电子装置实现的方法，具体描述请参
照本技术电子装置的各实施例内容，此处不再赘述。
191.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
192.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。