输出级电路及音频设备的制作方法

1.本发明涉及音频功率放大技术领域，尤其涉及一种输出级电路及音频设备。


背景技术：

2.随着无线耳机的普及，用户对于耳机的续航功能有着越来越高的要求，在保证音质的同时，还要能够尽可能延长续航时间。所以越来越多的音频功放开始放弃输出效率更低的class_ab、class_g等结构，而采用更加高效率、低功耗的class_d功放结构。
3.d类功率放大器(又称数字音频功率放大器)是目前市场上常见的一种功放，通过控制其输出级电路中的高端开关管和低端开关管交替导通以驱动扬声器工作。而d类功率放大器的输出级电路所输出的驱动波形，容易产生较大的过冲造成音频失真、降低输出信号的信噪比，甚至出现一定程度的电源倒灌影响电源的可靠性。


技术实现要素：

4.本发明的目的在于提供一种输出级电路及音频设备，可以解决上述问题。
5.本发明实施例的一个方面提供了一种输出级电路，包括：
6.第一输出功率管，连接在电源端和目标输出端之间；
7.第二输出功率管，连接在地端和所述目标输出端之间；
8.第一延时驱动电路，连接所述第一输出功率管的控制端；
9.第二延时驱动电路，连接所述第二输出功率管的控制端；
10.其中：
11.在输入第一电压信号的情况下，所述第二延时驱动电路控制所述第二输出功率管进入截止状态，所述第一延时驱动电路逐渐拉低所述第一输入功率管的控制端的电压，以逐渐拉高所述目标输出端的电压；
12.在输入第二电压信号的情况下，所述第一延时驱动电路控制所述第一输出功率管进入截止状态，所述第二延时驱动电路逐渐拉高所述第二输入功率管的控制端的电压，以逐渐拉低所述目标输出端的电压。
13.可选的，所述第一输出功率管包括第一pmos管；
14.所述第二输出功率管包括第一nmos管；
15.所述第一延时驱动电路包括：或门，所述或门的第一输入端通过反相器连接目标输入端，所述或门的第二输入端连接所述第一nmos管的栅极；第一rc延时电路，包括第一电阻和第一电容，通过第一开关连接在所述电源端和所述或门的输出端之间，或通过第二开关连接在所述目标输出端和所述或门的输出端之间；第二pmos管，栅极连接所述目标输入端，源极连接所述电源端，漏极连接在所述第一电阻和所述第一电容之间；所述第一电阻、所述第一电容和所述第二pmos管之间的共接点作为所述第一延时驱动电路的输出端，用于连接所述第一pmos管的栅极，控制所述第一pmos管的导通与截止。
16.可选的，所述第二延时驱动电路包括：与门，所述与门的第一输入端通过反相器连
接所述目标输入端，所述与门的第二输入端连接所述第一pmos管的栅极；第二rc延时电路，包括第二电阻和第二电容，通过第三开关连接在所述地端和所述与门的输出端之间，或通过第四开关连接在所述目标输出端和所述与门的输出端之间；第二nmos管，栅极连接所述目标输入端，源极连接所述地端，漏极连接在所述第二电阻和所述第二电容之间；所述第二电阻、所述第二电容和所述第二nmos管之间的共接点作为所述第二延时驱动电路的输出端，用于连接所述第一nmos管的栅极，控制所述第一nmos管的导通与截止。
17.可选的，在第一延时模式下，所述第一开关连通，所述第二开关断开，所述第三开关连通，所述第四开关断开；在第二延时模式下，所述第一开关断开，所述第二开关连通，所述第三开关断开，所述第四开关连通。
18.可选的，所述目标输入端，用于接收pwm信号；
19.所述pwm信号根据d类功率放大器的输出信号进行差分和编码得到。
20.本发明实施例的一个方面又提供了一种输出级电路，包括：
21.反相器，其输入端作为输出级电路的目标输入端；
22.第一延时驱动电路，连接所述反相器的输出端；
23.第二延时驱动电路，连接所述反相器的输出端；
24.第一pmos管，栅极连接所述第一延时驱动电路，源极连接电源端；
25.第一nmos管，栅极连接所述第二延时驱动电路，源极连接地端；
26.其中，所述第一pmos管的漏极和所述第一nmos管的漏极连接，且此二者之间的共接点作为所述输出级电路的目标输出端；
27.其中，所述第一延时驱动电路包括：或门，所述或门的第一输入端连接所述反相器的输出端，所述或门的第二输入端连接所述第一nmos管的栅极；第一rc延时电路，包括第一电阻和第一电容，通过第一开关连接在所述电源端和所述或门的输出端之间，或通过第二开关连接在所述目标输出端和所述或门的输出端之间；第二pmos管，栅极连接所述目标输入端，源极连接所述电源端，漏极连接在所述第一电阻和所述第一电容之间；所述第一电阻、所述第一电容和所述第二pmos管之间的共接点作为所述第一延时驱动电路的输出端，用于连接所述第一pmos管的栅极，控制所述第一pmos管的导通与截止；
28.其中，所述第二延时驱动电路包括：与门，所述与门的第一输入端连接所述反相器的输出端，所述与门的第二输入端连接所述第一pmos管的栅极；第二rc延时电路，包括第二电阻和第二电容，通过第三开关连接在地端和所述与门的输出端之间，或通过第四开关连接在所述目标输出端和所述与门的输出端之间；第二nmos管，栅极连接所述目标输入端，源极连接所述地端，漏极连接在所述第二电阻和所述第二电容之间；所述第二电阻、所述第二电容和所述第二nmos管之间的共接点作为所述第二延时驱动电路的输出端，用于连接所述第一nmos管的栅极，控制所述第一nmos管的导通与截止。
29.本发明实施例的一个方面又提供了一种音频设备，包括：
30.d类功率放大器，用于提供输出信号；
31.pwm编码器，用于根据所述d类功率放大器的输出信号进行差分和编码，得到pwm信号；
32.如上所述的输出级电路，用于接收所述pwm信号，并基于所述pwm信号调整所述输出级电路的输出电压。
33.可选的，所述pwm编码器用于：
34.对第一差分信号进行编码，得到第一量化数值；其中，所述第一差分信号为所述d类功率放大器的输出信号的差分信号；
35.对第二差分信号进行编码，得到第二量化数值；其中，所述第二差分信号为所述d类功率放大器的输出信号的另一差分信号。
36.可选的，所述pwm信号根据相位相互错开的第一量化数值和第二量化数值组合得到。
37.可选的，以量化位数n为单位，对待编码信号进行编码，编码过程如下：根据量化位数n，以n个时钟周期的中部为起点，并逐渐向两边扩展的对称编码方式，对所述n个时钟周期对应的待编码信号进行编码；
38.当所述待编码信号为所述第一差分信号时，编码得到所述第一量化数值；
39.当所述待编码信号为所述第二差分信号时，编码得到所述第二量化数值。
40.在本发明提供的输出级电路及音频设备，通过第一延时驱动电路、第二延时驱动电路，实现第一功率输出管、第二功率输出管的“快关慢开”，从而可以很大程度上降低输出过冲，并且杜绝了输出直通的情况。即，可以使得输出级的驱动波形不会出现过冲而避免音频失真，提高输出信号的信噪比，避免电源倒灌影响以确保电源的可靠性。
41.为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
42.为了更清楚地说明本发明实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
43.图1示意性示出了根据本发明实施例一的输出级电路的电路图。
44.图2示意性示出了根据本发明实施例一的输出级电路的另一电路图。
45.图3示意性地示出了使用图2中的输出级电路的时域波形图。
46.图4示意性示出了本发明实施例三的pwm编码方式。
47.图5示意性未出了使用图4中pwm编码方式的时域波形图。
48.主要元件符号说明：
49.电源端vdd；
50.地端gnd；
51.目标输入端vin；
52.目标输出端vout；
53.第一pmos管p1；
54.第二pmos管p2；
55.第一nmos管n1；
56.第二nmos管n2；
57.第一电阻r1；
58.第二电阻r2；
59.第一电容c1；
60.第二电容c2；
61.第一开关k1；
62.第二开关k2；
63.第三开关k3；
64.第四开关k4；
65.第一延时驱动电路x1；
66.第二延时驱动电路x2。
具体实施方式
67.下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
68.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
69.在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“电连接”应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
70.下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
71.本发明涉及的术语解释：
72.pwm：pulse width modulation，脉冲展宽调制。
73.class_d音频功放：d类音频功率放大器。
74.与门：一种门电路，输出y是输入信号a和b的“与”逻辑，y＝a&b。
75.或门：一种门电路，输出y是输入信号a和b的“或”逻辑，y＝a+b。
76.反相器：一种门电路，输出y是输入信号a的“非”逻辑，y＝～a。
77.本发明人发现：随着无线耳机的普及，用户对于耳机的续航功能有着越来越高的要求，在保证音质的同时，还要能够尽可能延长续航时间。所以越来越多的音频功放开始放弃输出效率更低的class_ab、class_g等结构，而采用更加高效率、低功耗的class_d功放结构。而class_d结构的功放在性能上要想和其他功放相媲美，又对其输入的pwm信号产生了更高的要求。
78.本发明人发现：class_d功放的输出是高频pwm方波，其频谱不仅包含低频段的音
频信号还包括了非常多的高频分量，而高频分量最终通过低通滤波器之后仍然可能残留一部分能量，体现为噪声，从而影响音质。因此，如何优化pwm的输出信号成为设计高性能class_d功放的关键。pwm输出的信号质量主要受到两个方面的影响，一是pwm调制的编码方式，二是输出级的驱动波形。
79.具体来说：
80.(1)pwm调制的编码方式：由于pwm编码是通过芯片时钟输出的，而时钟信号不可避免的存在抖动，而且pwm的差分输出通路往往也会存在一定的不匹配，这都会导致pwm的差分输出波形之间存在相位差，从而产生毛刺导致输出音质变差。同时，pwm编码如果不够合理，还会导致差分输出两边的码密度差异过大，可能引入更多的噪声并且影响扬声器的使用寿命。
81.(2)输出级的驱动波形：容易产生较大的过冲造成音频失真、降低输出信号的信噪比，甚至会出现一定程度的电源倒灌影响电源的可靠性。
82.有鉴于此，本发明的实施例提供了输出级电路以及音频设备，从而使得class_d结构的功放在性能上可以和其他功放相媲美。
83.具体的：
84.(1)提供新的输出级电路。
85.采用了一种特殊的“快关慢开”的设计方式，可以很大程度上降低输出过冲，并且杜绝了输出直通的情况。同时，输出电路还具备两种延时模式，以适应不同的工作场景，以保证在不同场景下都可以获得最佳的输出性能。
86.(2)提供新的pwm编码方式。
87.该新的pwm编码方式可以保证在差分模式下输出更均匀的码密度，并且对时钟抖动和通道不匹配造成的相位误差更不敏感，从而保证了输出音频信号的高品质，并且保护了扬声器的使用。
88.具体的在时域上采用了中心起点的对称编码方式，每个数据之间的变化只有1位，而且两路差分输出的信号完全对称，确保差分输出的性能尽可能理想。此外，对于最终的输出数据，还可以采用灵活的差分数值来表示，进一步增强输出码密度的均匀性，降低噪声。
89.实施例一
90.图1示意性示出了根据本发明实施例一的输出级电路的电路图。如图1所示，本发明所述的输出级电路可以包括：第一输出功率管、第二输出功率管、第一延时驱动电路x1、第二延时驱动电路x2。
91.第一输出功率管，连接在电源端vdd和目标输出端vout之间；
92.第二输出功率管，连接在地端gnd和所述目标输出端vout之间；
93.第一延时驱动电路x1，连接所述第一输出功率管的控制端；
94.第二延时驱动电路x2，连接所述第二输出功率管的控制端；
95.其中：在目标输入端vin输入第一电压信号的情况下，所述第二延时驱动电路x2控制所述第二输出功率管进入截止状态，所述第一延时驱动电路x1逐渐拉低所述第一输入功率管的控制端的电压，控制所述第一输出功率管的导通电阻逐渐缩小，从而逐渐拉高所述目标输出端vout的电压；在目标输入端vin输入第二电压信号的情况下，所述第一延时驱动电路x1控制所述第一输出功率管进入截止状态，所述第二延时驱动电路x2逐渐拉高所述第
二输入功率管的控制端的电压，控制所述第二输出功率管的导通电阻逐渐缩小，从而逐渐拉低所述目标输出端vout的电压。
96.在本实施例中，所述第一输出功率管、第二输出功率管可以为效应管等。在其他实施方式中，也可以根据电路设计的需要，在输出级电路中，以不同类型的场效应管或者晶体管对本电路设计加以修改。
97.在本发明实施例中，通过第一延时驱动电路x1、第二延时驱动电路x2，实现第一功率输出管、第二功率输出管的“快关慢开”，从而可以很大程度上降低输出过冲，并且杜绝了输出直通的情况。即，可以使得输出级的驱动波形不会出现过冲而避免音频失真，提高输出信号的信噪比，避免电源倒灌影响以确保电源的可靠性。
98.在示例性的实施例中，如图2所示：
99.所述第一输出功率管包括第一pmos管p1；
100.所述第二输出功率管包括第一nmos管n1；
101.需要说明是，为了保证输出功率足够大，第一pmos管p1和第一nmos管n1的尺寸可以设计的比较大，从而可以降低输出阻抗。
102.所述第一延时驱动电路x1包括：或门、第一rc延时电路、第二pmos管p2；其中：
103.或门，所述或门的第一输入端通过反相器连接所述目标输入端vin，所述或门的第二输入端连接所述第一nmos管n1的栅极；
104.第一rc延时电路，包括第一电阻r1和第一电容c1，通过第一开关k1连接在所述电源端vdd和所述或门的输出端之间，或通过第二开关k2连接在所述目标输出端vout和所述或门的输出端之间；
105.第二pmos管p2，栅极连接所述目标输入端vin，源极连接所述电源端vdd，漏极连接在所述第一电阻r1和所述第一电容c1之间；
106.所述第一电阻r1、所述第一电容c1和所述第二pmos管p2之间的共接点作为所述第一延时驱动电路x1的输出端，用于连接所述第一pmos管p1的栅极，控制所述第一pmos管p1的导通与截止。
107.在示例性的实施例中，所述第二延时驱动电路x2包括：
108.与门，所述与门的第一输入端通过反相器连接所述目标输入端vin，所述与门的第二输入端连接所述第一pmos管p1的栅极；
109.第二rc延时电路，包括第二电阻r2和第二电容c2，通过第三开关k3连接在所述地端gnd和所述与门的输出端之间，或通过第四开关k4连接在所述目标输出端vout和所述与门的输出端之间；
110.第二nmos管n2，栅极连接所述目标输入端vin，源极连接所述地端，漏极连接在所述第二电阻r2和所述第二电容c2之间；
111.所述第二电阻r2、所述第二电容c2和所述第二nmos管n2之间的共接点作为所述第二延时驱动电路x2的输出端，用于连接所述第一nmos管n1的栅极，控制所述第一nmos管n1的导通与截止。
112.在示例性的实施例中，所述输出级电路还具备两种延时模式，以适应不同的工作场景，以保证在不同场景下都可以获得最佳的输出性能。其中，在第一延时模式下，所述第一开关k1连通，所述第二开关k2断开，所述第三开关k3连通，所述第四开关k4断开；在第二
延时模式下，所述第一开关k1断开，所述第二开关k2连通，所述第三开关k3断开，所述第四开关k4连通。
113.在示例性的实施例中：
114.所述目标输入端vin，用于接收pwm信号；
115.所述pwm信号根据d类功率放大器的输出信号进行差分和编码得到。
116.为了使得本实施例更加易于理解，下面结合图2和图3，对本输出级电路的工作原理进行阐述。其中，图3提供了本输出级电路的时序图。
117.如图2所示，或门、第一电阻r1、第一电容c1、第二pmos管p2组成的第一延时驱动电路x1用来驱动第一pmos管p1的栅极vg_p；与门、第二电阻r2、第二电容c2、第二nmos管n2组成的第二延时驱动电路x2用来驱动第一nmos管n1的栅极vg_n。目标输入端vin的输入信号直接连接到第二pmos管p2和第二nmos管n2的栅极，并通过反相器连接到与门和或门的一端；或门的第二输入端接第一nmos管n1的栅极vg_n；与门的第二输入端接第一pmos管p1的栅极vg_p。第一电容c1的另一端可以通过开关k1、k2选择连接到电源端vdd或者目标输出端vout，第二电容c2的另一端可以通过开关k3、k4选择连接到地端gnd或者目标输出端vout，在第一延时模式下，第一电容c1的另一端接电源端vdd并且第二电容c2的另一端地端gnd，在第二延时模式下，第一电容c1的另一端和第二电容c2的另一端都接目标输出端vout。其中，目标输出端vout的输出信号和目标输入端vin的输入信号相位相同。
118.参阅图3，当目标输入端vin的输入信号由低到高转换时，第二pmos管p2关断、第二nmos管n2导通，第一nmos管n1的栅极vg_n迅速被第二nmos管n2拉低，第一nmos管n1快速关断，此时第一pmos管p1尚未导通，或门的两个输入信号均为低，因此或门输出的低电平信号将通过第一电阻r1和第一电容c1组成的第一rc延时电路缓慢地将第一pmos管p1的栅极vg_p拉低，然后目标输出端vout的电压变为高。当目标输入端vin的输入信号由高到低转换时，第二pmos管p2导通、第二nmos管n2关断，第一pmos管p1的栅极vg_p迅速被第二pmos管p2拉高，第一pmos管p1快速关断，此时第一nmos管n1尚未导通，与门的两个输入信号均为高，因此与门输出的高电平信号将通过第二电阻r2和第二电容c2组成的第二rc延时电路缓慢的将第一nmos管n1的栅极vg_n拉高，然后目标输出端vout的电压变为低。相对而言，第一延时模式的延时时间更短，第二延时模式的延时时间更长，以适应不同的应用场景。第一pmos管p1和第一nmos管n1的“快关慢开”的工作方式，可以极大降低目输出端vout的输出信号上的输出毛刺，并且第一pmos管p1和第一nmos管n1会存在一个短暂的都关闭的时间段，杜绝了电源端vdd到地端gnd的直通风险。
119.实施例二
120.本实施例的具体原理和实施例一相同，再此不赘述。
121.图2示意性示出了根据本发明实施例二的输出级电路的电路图。
122.反相器，其输入端作为所述输出级电路的目标输入端；
123.第一延时驱动电路，连接所述反相器的输出端；
124.第二延时驱动电路，连接所述反相器的输出端；
125.第一pmos管p1，栅极连接所述第一延时驱动电路，源极连接电源端vdd；
126.第一nmos管n1，栅极连接所述第二延时驱动电路，源极连接地端gnd；
127.其中，所述第一pmos管p1的漏极和所述第一nmos管n1的漏极连接，且此二者之间
的共接点作为所述输出级电路的目标输出端；
128.其中，所述第一延时驱动电路包括：
129.或门，所述或门的第一输入端连接所述反相器的输出端，所述或门的第二输入端连接所述第一nmos管n1的栅极；
130.第一rc延时电路，包括第一电阻r1和第一电容c1，通过第一开关k1连接在所述电源端vdd和所述或门的输出端之间，或通过第二开关k2连接在所述目标输出端vout和所述或门的输出端之间；
131.第二pmos管p2，栅极连接所述目标输入端vin，源极连接所述电源端vdd，漏极连接在所述第一电阻r1和所述第一电容c1之间；
132.所述第一电阻r1、所述第一电容c1和所述第二pmos管p2之间的共接点作为所述第一延时驱动电路的输出端，用于连接所述第一pmos管p1的栅极，控制所述第一pmos管p1的导通与截止；
133.其中，所述第二延时驱动电路包括：
134.与门，所述与门的第一输入端连接所述反相器的输出端，所述与门的第二输入端连接所述第一pmos管p1的栅极；
135.第二rc延时电路，包括第二电阻r2和第二电容c2，通过第三开关k3连接在所述地端和所述与门的输出端之间，或通过第四开关k4连接在所述目标输出端vout和所述与门的输出端之间；
136.第二nmos管，栅极连接所述目标输入端vin，源极连接所述地端gnd，漏极连接在所述第二电阻r2和所述第二电容c2之间；
137.所述第二电阻r2、所述第二电容c2和所述第二nmos管n2之间的共接点作为所述第二延时驱动电路的输出端，用于连接所述第一nmos管n1的栅极，控制所述第一nmos管n1的导通与截止。
138.实施例三
139.在本实施例在实施例一、实施例二的基础上，提供了pwm的编码方案。
140.一种音频设备，包括：
141.d类功率放大器，用于提供输出信号；
142.pwm编码器，用于根据所述d类功率放大器的输出信号进行差分和编码，得到pwm信号；
143.输出级电路，用于接收所述pwm信号，并基于所述pwm信号调整所述输出级电路的输出电压(即，目标输出端的电压)。需要说明的是，该输出及电路可以采用实施例一、二提供的技术方案。
144.在示例性的所述中，所述pwm编码器用于：
145.对第一差分信号进行编码，得到第一量化数值；其中，所述第一差分信号为所述d类功率放大器的输出信号的差分信号；
146.对第二差分信号进行编码，得到第二量化数值；其中，所述第二差分信号为所述d类功率放大器的输出信号的另一差分信号。
147.在示例性的所述中：
148.所述pwm信号根据相位相互错开的第一量化数值和第二量化数值组合得到。
149.在示例性的所述中：
150.以量化位数n为单位，对待编码信号进行编码，编码过程如下：根据量化位数n，以n个时钟周期的中部为起点，并逐渐向两边扩展的对称编码方式，对所述n个时钟周期对应的待编码信号进行编码；
151.当所述待编码信号为所述第一差分信号时，编码得到所述第一量化数值；
152.当所述待编码信号为所述第二差分信号时，编码得到所述第二量化数值。
153.为了使得本实施例更加易于理解，下面结合图4和图5，对本输出级电路的工作原理进行阐述。其中，图5提供了采用本pwm编码方式的时域波形。
154.如图4所示，两路差分信号记为第一差分信号pwm_p和第二差分信号pwm_n，以4bit量化编码为例(实际应用中量化位数可以灵活调整)，正负各8个量化数值，均对应8个时钟周期。编码的数值最终转化为时域上pwm_p和pwm_n的输出占空比，以输出占空比0为参考，如果pwm_p端输出的占空比是1/8表示+1，如果pwm_n端输出的占空比是3/8表示-3。
155.编码输出的起点位置是8个时钟周期的中部开始，并且每次数据增加都遵守依次向前后两边拓展一个时钟周期。相比其他起点位置这样的输出方式可以获得更好的输出均匀性，并且可以极大的降低pwm_p和pwm_n的差值对时钟毛刺和通道延时差异的敏感度，消除差分信号中可能包含的毛刺，提升输出信号质量。
156.如图5所示，其可以进一步的说明本实施例提供的pwm编码方式的优势。由于输出pwm的差分信号的数值是从-8～+8，因此大部分中间数据都可以通过相减的方式获得，而不是单纯的一边输出0，另一边输出绝对值。例如当需要输出的pwm_p-pwm_n的差值为+2的时候，可以选择pwm_p＝3、pwm_n＝1的组合(也可以是其他的数值组合)，如图5左半部分波形所示pwm_p和pwm_n的信号沿在相位上完全错开，这样就不会受到时钟抖动或者通道延时的影响，避免产生毛刺。当差分输出是-1的时候，如图5右半部分波形所示，如果选择pwm_p＝1、pwm_n＝2的组合，输出信号就会在下降沿对齐，存在产生毛刺的可能，此时可以选择pwm_p＝0、pwm_n＝1来，从而消除毛刺。
157.可以理解，pwm的差分输出信号pwm_p和pwm_n通过实施例一、二的输出级电路作用到扬声器上可以实现两者优点的结合，达到输出码密度均匀、无毛刺、低过冲、高可靠性、高信噪比的特点。
158.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。