技术特征：
1.一种基于5g的ldpc译码延时优化方法，其特征在于，包括如下步骤：s1，arm预先通过mac调度信息完成每个时隙slot的pusch链路处理模块所需参数的计算，并将得到的pusch链路处理模块所需参数下发给上行基带处理单元；s2，上行基带处理单元接收iq频域数据，并利用pusch链路处理模块所需参数对iq频域数据进行pusch链路的符号级和比特级信号处理，然后输出若干个码字长度相等的cb码块；s3，确定是否对cb码块进行ldpc译码延时优化，如果是则进入步骤s4；否则进入步骤s5；s4，对cb码块的码字校验位进行裁剪打孔；s5，对cb码块起始的2z
c
个llr软值填充“0x00”；s6，对步骤s5处理后的cb码块进行并行ldpc译码；s7，读出并行ldpc译码后的cb码块，并进行信息比特合路；s8，对合路后的cb码块进行crc校验，并在crc校验通过后合成一个tb传输块，然后将tb传输块送往5g nr协议mac层。2.根据权利要求1所述的基于5g的ldpc译码延时优化方法，其特征在于，步骤s2中，所述pusch链路的符号级和比特级信号处理，包括依次完成符号级的ofdm解调、信道估计、mimo均衡、解映射和软解调，以及比特级的解扰和解速率匹配。3.根据权利要求2所述的基于5g的ldpc译码延时优化方法，其特征在于，在进行比特级的解速率匹配时，根据pusch链路处理模块所需参数，将解扰后得到的tb传输块按照解速率匹配的处理方式，分成码字长度相等的若干个码字长度相等的cb码块，每个cb码块的码字长度为n；并且在进行比特级的解速率匹配时，mac层调度根据误块率(block error rate)等指标，确认是否进行harq重传：当mac层调度不开启harq重传时，物理层基带的解速率匹配模块将按照冗余版本rv＝0进行处理，不会因为译码错误而重新处理某一个cb码块；当mac层开启harq重传时，解速率匹配模块将根据冗余版本rv的具体值，通过重新传输某一个cb码块或通过增加校验比特的方式进行数据合并，以此提高信噪比增益，进而有利于提高ldpc译码成功率。4.根据权利要求1所述的基于5g的ldpc译码延时优化方法，其特征在于，步骤s3中，根据调制编码调度mcs、码率r、冗余版本rv、信噪比snr以及数据流量需求，来确定是否对cb码块进行ldpc译码延时优化。5.根据权利要求1所述的基于5g的ldpc译码延时优化方法，其特征在于，步骤s4包括如下子步骤：s41，计算每个cb码块在进行ldpc译码前的码字总长度n
cb
：n
cb
＝n+2z
c
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)其中，n为cb码块移相前的码字长度；s42，计算cb码块的码字校验位长度length
paritybits
：length
paritybits
＝n+2z
c-k
ꢀꢀꢀꢀꢀꢀ
(2)其中，z
c
为移位因子，k为cb码块的码字信息位长度；s43，计算奇偶校验矩阵校验位的列数mb：
s44，由公式(1)～(3)，得到mb与n的关系式：n＝k+z
c
(mb-2)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)s45，计算实际的编码码率r：s46，由公式(3)和(5)得到mb与r、k和z
c
的关系：其中，计算mb时需要取整，并保证不小于4；s47，在调制编码方案mcs下，针对冗余版本rv＝0，对解速率匹配处理输出的cb码块的校验位进行裁剪打孔，去掉尾部用“0x00”填充的llr软值后，由公式(6)计算出mb，再将计算出的mb代入公式(4)，此时得到的码字长度n则为cb码块移相前并完成裁剪打孔后的码字长度n
′
。6.根据权利要求5所述的基于5g的ldpc译码延时优化方法，其特征在于，步骤s5中，在对cb码块起始的2z
c
个llr软值填充“0x00”后，紧接着是信息为和校验位；因此送入ldpc译码的码字总长度为：(1)若不经过步骤s4对cb码块的码字校验位进行裁剪打孔，则送入ldpc译码的码字总长度为n
cb
＝n+2z
c
；(2)若不经过步骤s4对cb码块的码字校验位进行裁剪打孔，则送入ldpc译码的码字总长度为n
cb
＝n
′
+2z
c
。7.根据权利要求6所述的基于5g的ldpc译码延时优化方法，其特征在于，步骤s5中通过设计一个状态机fsm实现对cb码块起始的2z
c
个llr软值填充“0x00”的操作。8.根据权利要求7所述的基于5g的ldpc译码延时优化方法，其特征在于，所述状态机fsm包括四个状态：ilde状态：等待前级模块输入一个cb码块，并且在后级模块可接收数据时，状态进行跳转；read状态：读取码字长度为n或n
′
的cb码块，并对cb码块起始的2z
c
个llr软值填充“0x00”；wait状态：等待一个cb码块完成填充操作，随后进入gap状态；gap状态：在相邻两个cb码块的填充操作之间，通过一个延时处理时限隔离保护。9.根据权利要求8所述的基于5g的ldpc译码延时优化方法，其特征在于，对cb码块起始的2z
c
个llr软值填充“0x00”后需要进行数据拼接：首先，根据cb码块的码字长度为n或n
′
以及移位因子z
c
计算数据拼接的相对位置：对于浮点数的llr软值，硬件处理时需要进行定点化处理；需要计算2z
c
/32的整数和余数，以及(n
cb-2z
c
)/32的余数；然后根据(n
cb-2z
c
)/32的余数，确定每个cb码块的数据流在传输过程中，最后一拍有效数据在32字节中的结束位置；然后根据(n
cb-2z
c
)/32的余数，确定数据拼接的前后2个有效时钟周期的具体位置；
然后，根据数据拼接的相对位置进行数据拼接：当2z
c
/32不能整除时，将其余数数目的“0”llr值放于256bit的低位，当前时钟的cb码块的数据放于256bit的高位；后续的数据拼接，按照当前时钟的cb码块的数据放于256bit的高位，上一时钟的cb码块的数据放于256bit的低位。10.根据权利要求1所述的基于5g的ldpc译码延时优化方法，其特征在于，步骤s6包括如下子步骤：s61，初始化：根据选择的信道模型，求解信道均衡后符号软解调后的llr软值，对所有的变量节点i，初始化软解调后的llr软值l
i
；然后，对所有满足奇偶校验方程h
i,j
＝1的i,j，设置m
j,i
＝l
i
，迭代次数iter
num
＝0；定义b
j
表示奇偶校验矩阵h的第j个奇偶校验方程中的bit集合，a
i
表示第i个llr值的奇偶校验方程；s62，校验节点cn更新：应用下式对每个校验节点cn，计算消息e
j,i
的cn输出：m
j,i
＝α
j,i
β
j,i
α
j,i
＝sign(m
j,i
)β
j,i
＝|m
j,i
|s63，对于i＝0,1,
…
,n-1，应用下面的等式计算llr的和1，应用下面的等式计算llr的和s64，判断结束准则：对于i＝0,1,
…
,n-1，令：根据上式，获得判决的如果或者译码迭代次数达到设定的最大迭代次数iter
max
，则停止译码计算；否则进入s65；s65，变量节点vn更新：应用下式对每个变量节点vn，计算消息m
j,i
的vn输出：iter
num
＝iter
num
+1返回s62，继续迭代译码计算。
技术总结
本发明提供一种基于5G的LDPC译码延时优化方法，包括：S1，ARM预先通过MAC调度信息完成每个时隙slot的PUSCH链路处理模块所需参数的计算，并下发给上行基带处理单元；S2，上行基带处理单元接收IQ频域数据，并对IQ频域数据进行处理，输出若干个CB码块；S3，确定是否对CB码块进行LDPC译码延时优化；S4，对CB码块的码字校验位进行裁剪打孔；S5，对CB码块起始的2Z
技术研发人员：刘多强 卜智勇 薛顺瑞 韩晓萌
受保护的技术使用者：成都中科微信息技术研究院有限公司
技术研发日：2022.04.07
技术公布日：2022/8/5