一种多拓扑结构总线的基础单元及拓扑结构的制作方法

1.本发明涉及数据传输技术领域，尤其涉及一种多拓扑结构总线的基础单元及拓扑结构。


背景技术：

2.数据传输量越来越大，终端交互情形越来越复杂，而且终端数量及形式的变化导致总线的拓扑结构变化越来越频繁。
3.现有技术在改变拓扑结构时，通常需要对现有的拓扑结构进行重构，为满足应用对总线提出的多种拓扑结构，级联扩展方便，传输效率高的要求，发现现有总线满足传输效率的结构则拓扑结构更改麻烦，后期拓扑结构更改需要重新进行结构设计，开发成本较高，且维护不方便；而拓扑结构更改容易的，传输效率较差，难以满足性能要求。


技术实现要素：

4.鉴于此，本发明的实施例提供了一种多拓扑结构总线的基础单元，以消除或改善现有技术中存在的一个或更多个缺陷。
5.本发明的一个方面提供了一种多拓扑结构总线的基础单元，多拓扑结构总线的基础单元包括仲裁模块和处理模块，所述处理模块与仲裁模块相连接，所述仲裁模块为多对一仲裁模块或一对多仲裁模块；
6.所述多对一仲裁模块的输出端设置有一个输出路径，所述多对一仲裁模块的输入端设置有至少一个输入路径，每个输入路径设置有用于与该输入路径建立连接的接口参数；
7.所述一对多仲裁模块的输入端设置有一个输入路径，所述一对多仲裁模块的输出端设置有至少一个输出路径，每个输出路径设置有用于与该输出路径建立连接的接口参数；
8.所述处理模块的输入端和输出端均连接有多对一仲裁模块或一对多仲裁模块，所述处理模块的输入端和输出端与多对一仲裁模块或一对多仲裁模块的连接，基于输入路径或者输出路径的接口参数，所述处理模块内部预设有用于对输入数据进行处理的处理器，所述处理器用于对处理模块的输入端传入的数据进行处理，并传输到处理模块的输出端。
9.采用上述方案，本发明的处理模块的输入端和输出端均连接有多对一仲裁模块或一对多仲裁模块，多对一仲裁模块的输入路径设置有用于与该输入路径建立连接的接口参数，一对多仲裁模块的输出路径设置有用于与该输出路径建立连接的接口参数，基于接口参数能够构建输入路径和输出路径之间的连接，进而构建多个基础单元之间的连接，进而构建拓扑结构，当拓扑结构改变时，仅需要对接口参数进行改变即可完成整个拓扑的改变，在保证传输性能的前提下，提高拓扑结构改变的难易度。
10.在本发明的一些实施方式中，所述多对一仲裁模块预设有第一缓存模块，当数据传入多对一仲裁模块时，确定处于多对一仲裁模块下游的处理模块是否处于工作状态，若
否，则将数据向下游输出；若是，则将数据缓存到第一缓存模块，直到处理模块由完成全部时钟处理周期，将数据向下游输出。
11.在本发明的一些实施方式中，当所述多对一仲裁模块的第一缓存模块内部存在缓存数据时，所述多对一仲裁模块向该多对一仲裁模块的输入路径发送第一状态的指示信号，使与该输入路径相连接的上游模块停止向该多对一仲裁模块发送数据。
12.在本发明的一些实施方式中，所述多对一仲裁模块设置有路径解析模块，当数据传入多对一仲裁模块时，基于传入的输入路径生成路径信息，所述多对一仲裁模块对路径信息进行解析，得到传入数据的输入路径。
13.在本发明的一些实施方式中，当所述路径信息存在多位时，则对多位路径信息进行分解，基于分解出的路径信息确定同时传入的多个输入路径。
14.在本发明的一些实施方式中，所述一对多仲裁模块中包括路由译码模块，由所述一对多仲裁模块的输入路径传入的数据，输入到路由译码模块，所述路由译码模块对传入的数据中的路由信息进行解码，基于解码结果确定该数据接入的输出路径。
15.在本发明的一些实施方式中，所述一对多仲裁模块中包括第二缓存模块，对确定输出路径的数据输入到第二缓存模块进行缓存，判断该数据的输出路径是否存在第一状态的指示信号，若是，则等待第一状态的指示信号变为第二状态，将数据从第二缓存模块向输出路径导入；若否，则直接将数据从第二缓存模块向输出路径导入。
16.在本发明的一些实施方式中，当所述一对多仲裁模块的第二缓存模块内部存在缓存数据时，所述一对多仲裁模块向该一对多仲裁模块的输入路径发送第一状态的指示信号，使与该输入路径相连接的上游模块停止向该一对多仲裁模块发送数据。
17.本发明的一个方面提供了一种拓扑结构，所述拓扑结构包括仲裁模块和多个上述基础单元，所述仲裁模块连接于基础单元之间，所述仲裁单元的输入路径与上游基础单元的输出端相连接，所述仲裁单元的输出路径与下游基础单元的输入端相连接。
18.在本发明的一些实施方式中，若基础单元之间的仲裁模块为多对一仲裁模块，则多对一仲裁模块的每个输入路径均与上游基础单元输出端相连接；若基础单元之间的仲裁模块为一对多仲裁模块，则一对多仲裁模块的每个输出路径均与下游基础单元输入端相连接。
19.本发明的附加优点、目的，以及特征将在下面的描述中将部分地加以阐述，且将对于本领域普通技术人员在研究下文后部分地变得明显，或者可以根据本发明的实践而获知。本发明的目的和其它优点可以通过在说明书以及附图中具体指出并获得。
20.本领域技术人员将会理解的是，能够用本发明实现的目的和优点不限于以上具体所述，并且根据以下详细说明将更清楚地理解本发明能够实现的上述和其他目的。
附图说明
21.此处所说明的附图用来提供对本发明的进一步理解，构成本技术的一部分，并不构成对本发明的限定。
22.图1为本发明多拓扑结构总线的基础单元第一种实施方式的示意图；
23.图2为本发明多拓扑结构总线的基础单元第二种实施方式的示意图；
24.图3为本发明多拓扑结构总线的基础单元第三种实施方式的示意图；
25.图4为本发明一对多仲裁模块的结构示意图；
26.图5为本发明多对一仲裁模块的结构示意图；
27.图6为一种交叉互联方式的示意图；
28.图7为另一种交叉互联方式的示意图。
具体实施方式
29.为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。
30.在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
31.应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
32.在此，还需要说明的是，如果没有特殊说明，术语“连接”在本文不仅可以指直接连接，也可以表示存在中间物的间接连接。
33.在下文中，将参考附图描述本发明的实施例。在附图中，相同的附图标记代表相同或类似的部件，或者相同或类似的步骤。
34.目前的网络中数据传输量越来越大，终端交互情形越来越复杂，而且终端数量及形式的变化导致总线的拓扑结构变化越来越频繁。在总线工作频率及数据位宽的限制下，对总线的总带宽及传输效率提出了越来越高的要求。现有的总线实现方式，难以满足现在对总线的拓扑结构更改容易，传输效率高的要求，需要采取新的架构及实现方式才能满足各种应用场景下对总线的要求。
35.为解决以上问题，如图1-3所示，本发明提出一种多拓扑结构总线的基础单元，多拓扑结构总线的基础单元包括仲裁模块和处理模块，所述处理模块与仲裁模块相连接，所述仲裁模块为多对一仲裁模块或一对多仲裁模块；
36.所述多对一仲裁模块的输出端设置有一个输出路径，所述多对一仲裁模块的输入端设置有至少一个输入路径，每个输入路径设置有用于与该输入路径建立连接的接口参数；
37.所述一对多仲裁模块的输入端设置有一个输入路径，所述一对多仲裁模块的输出端设置有至少一个输出路径，每个输出路径设置有用于与该输出路径建立连接的接口参数；
38.采用上述方案，为解决现有总线结构拓扑更改不灵活，传输效率低等问题，本方案中总线由两种不同的仲裁单元通过不同的互联方式组成；两种单元分别是：多对一仲裁模块和一对多仲裁模块，提高拓扑更改的灵活性。
39.对拓扑结构的灵活支持，能够支持多级级联，只需要总线的基础单元进行采用不同的互联方式即可，能够有效减少开发时间，方便总线的维护和更新。
40.所述处理模块的输入端和输出端均连接有多对一仲裁模块或一对多仲裁模块，所述处理模块的输入端和输出端与多对一仲裁模块或一对多仲裁模块的连接，基于输入路径
或者输出路径的接口参数，所述处理模块内部预设有用于对输入数据进行处理的处理器，所述处理器用于对处理模块的输入端传入的数据进行处理，并传输到处理模块的输出端。
41.在本发明的一些实施方式中，所述处理器可以为硬件的处理芯片也可以为预设的处理程序。
42.在本发明的一些实施方式中，所述处理模块的输入端连接的可以为多对一仲裁模块，也可以为一对多仲裁模块，所述多对一仲裁模块和一对多仲裁模块的输入路径或者输出路径均设置有接口参数。
43.采用上述方案，本发明的处理模块的输入端和输出端均连接有多对一仲裁模块或一对多仲裁模块，多对一仲裁模块的输入路径设置有用于与该输入路径建立连接的接口参数，一对多仲裁模块的输出路径设置有用于与该输出路径建立连接的接口参数，基于接口参数能够构建输入路径和输出路径之间的连接，进而构建多个基础单元之间的连接，进而构建拓扑结构，当拓扑结构改变时，仅需要对接口参数进行改变即可完成整个拓扑的改变，在保证传输性能的前提下，提高拓扑结构改变的难易度。
44.在本发明的一些实施方式中，所述多对一仲裁模块预设有第一缓存模块，当数据传入多对一仲裁模块时，确定处于多对一仲裁模块下游的处理模块是否处于工作状态，若否，则将数据向下游输出；若是，则将数据缓存到第一缓存模块，直到处理模块由完成全部时钟处理周期，将数据向下游输出。
45.在本发明的一些实施方式中，当所述多对一仲裁模块的第一缓存模块内部存在缓存数据时，所述多对一仲裁模块向该多对一仲裁模块的输入路径发送第一状态的指示信号，使与该输入路径相连接的上游模块停止向该多对一仲裁模块发送数据。
46.所述与该输入路径相连接的上游模块可以为多对一仲裁模块，也可以为一对多仲裁模块。
47.在本发明的一些实施方式中，若所述多对一仲裁模块下游连接的为仲裁模块，则判断该数据的输出路径是否存在第一状态的指示信号，若是，则等待第一状态的指示信号变为第二状态，将数据向输出路径导入；若否，则直接将数据向输出路径导入。
48.在本发明的一些实施方式中，当所述指示信号为第一状态时，说明输出到的路径为繁忙状态，当所述指示信号为第二状态时，说明输出到的路径为空闲状态。
49.在本发明的一些实施方式中，所述多对一仲裁模块设置有路径解析模块，当数据传入多对一仲裁模块时，基于传入的输入路径生成路径信息，所述多对一仲裁模块对路径信息进行解析，得到传入数据的输入路径。
50.在本发明的一些实施方式中，若所述多对一仲裁模块包括4个输入路径，则当所述路径信息为0001时，则说明从第1个输入路径传入；当所述路径信息为0100时，则说明从第3个输入路径传入。
51.在本发明的一些实施方式中，当所述路径信息存在多位时，则对多位路径信息进行分解，基于分解出的路径信息确定同时传入的多个输入路径。
52.在本发明的一些实施方式中，若所述多对一仲裁模块包括4个输入路径，则当所述路径信息为0101时，即路径信息存在多位，将多位路径信息0101进行分解为0100和0001。
53.在本发明的一些实施方式中，将数值较小的路径信息对应的路径中的数据优先传入。
54.则说明从第1个输入路径传入；当所述路径信息为0100时，则说明从第3个输入路径传入。
55.如图5所示，所述多对一仲裁模块输入端口按照先请求先响应的原则占用总线进行数据传输，只要输入端口有新的总线请求，就将端口请求记录表的对应bit位置1，此功能由请求记录模块完成；然后将新的请求记录表放入信息fifo缓存中存储。
56.为了处理多个端口同时请求的情况，将信息fifo中的数据读出，送入位搜索模块进行处理，请求记录数据被从低位到高位依次分解为多个只有1bit为1的数据；拆分后的数据依照由小到大的顺序写入排序fifo中。
57.传输判断模块判断上一次传输结束时，或当前传输意外中断时，从排序fifo中读出端口请求数据，判断哪个bit位为1，端口选择模块就给与相应的端口数据传输响应。
58.在多对一的总线仲裁模块中，输出口是唯一的，不需要使用路由信号做路由选择，但随路传输的源编号需要原封不动传输出去，保证在总线负载终端接收到源编号信号后，能根据源编号信号直接赋值给路由信息信号作为发送原路返回数据的路由信息，因此源编号的设置须符合反方向传输时路由信息的工作要求。
59.在本发明的一些实施方式中，所述一对多仲裁模块中包括路由译码模块，由所述一对多仲裁模块的输入路径传入的数据，输入到路由译码模块，所述路由译码模块对传入的数据中的路由信息进行解码，基于解码结果确定该数据接入的输出路径。
60.在本发明的一些实施方式中，所述一对多仲裁模块中包括第二缓存模块，对确定输出路径的数据输入到第二缓存模块进行缓存，判断该数据的输出路径是否存在第一状态的指示信号，若是，则等待第一状态的指示信号变为第二状态，将数据从第二缓存模块向输出路径导入；若否，则直接将数据从第二缓存模块向输出路径导入。
61.为满足应用对总线提出的多种拓扑结构，级联扩展方便，传输效率高的要求，发现现有总线满足传输效率的结构则拓扑结构更改麻烦，后期拓扑结构更改需要重新进行结构设计，开发成本较高，且维护不方便。拓扑结构更改容易的，传输效率不高，难以满足性能要求。而拓扑结构更改容易的总线系统传输效率低的原因在于两次传输之间的间隔时间过长引起的。如果能缩短两次传输间的处理时间，则能大大降低传输空闲时间，提高传输效率。目前可变拓扑机构的总线方案，其两次处理传输间间隔大的原因是在上一次传输完成时才进行下一次传输的路由信息的处理，如果在满足总线时序要求的状况下，将下一次传输的路由信息的处理提前完成，即在当前传输结束前完成路由信息的预处理，则在当前传输完成时，只需要读取下一次传输的路由信息，即可开始下一次传输，大大提高了传输效率；
62.即在本方案中优先对传入的数据中的路由信息进行解码，基于解码结果确定该数据接入的输出路径，提前完成路由信息的获取，当通道空闲时，可以立即开始下一次传输，大大提高了传输效率。
63.为解决传输效率的问题，提前将下一次总线传输的路由信息进行预处理，在当前传输完成时，直接获取已经预处理的路由信息，开始下一次传输。有效减少传输空闲时间，提高总线效率。
64.在本发明的一些实施方式中，当所述一对多仲裁模块的第二缓存模块内部存在缓存数据时，所述一对多仲裁模块向该一对多仲裁模块的输入路径发送第一状态的指示信号，使与该输入路径相连接的上游模块停止向该一对多仲裁模块发送数据。
65.所述与该输入路径相连接的上游模块可以为多对一仲裁模块，也可以为一对多仲裁模块。
66.如图4所示，所述一对多仲裁模块的输入路由信息信号在路由译码中进行端口译码，每一级仲裁使用路由信息中对应信息组译码产生只有1个bit位为1的端口路由选择数据。路由选择数据和外部输入数据在写控制模块的控制下一起写入fifo缓存中。
67.读控制模块在判断当前没有传输或传输马上结束时，发送读使能信号给fifo缓存，fifo缓存把相应的端口选择信息给端口选择模块进行端口选择，同时将读出的输入端口的数据等给数据锁存模块保持，准备对外输出。
68.在本发明的一些实施方式中，单级的一对多仲裁，输出端口数不超过16个，数目较大则采取多个一对多级联的方式实现。
69.路由的选择：根据总线上一对多的仲裁的级数，将路由信息的bit按高低位分成相应的组数，最高bit的组别对应第一级仲裁路由信息，最低bit的组别对应最后一级仲裁路由信息。若有广播需求，则将所有bit位置1，此种情形要求路由信息的值不对应任何端口号。若无广播需求，则所有bit位置1时，可以按照值对应相应的端口号。
70.采用上述方案，本方案中的一对多仲裁模块和多对一仲裁模块均设置有第一缓存模块或第二缓存模块，可以将数据进行缓存，防止主线被占用时，导致的阻塞，提高处理效率。
71.本发明的一个方面提供了一种拓扑结构，所述拓扑结构包括仲裁模块和多个上述基础单元，所述仲裁模块连接于基础单元之间，所述仲裁单元的输入路径与上游基础单元的输出端相连接，所述仲裁单元的输出路径与下游基础单元的输入端相连接。
72.在本发明的一些实施方式中，若基础单元之间的仲裁模块为多对一仲裁模块，则多对一仲裁模块的每个输入路径均与上游基础单元输出端相连接；若基础单元之间的仲裁模块为一对多仲裁模块，则一对多仲裁模块的每个输出路径均与下游基础单元输入端相连接。
73.采用一对多总线仲裁单元和多对一总线仲裁单元互联组成的总线，可以按照需求组成不同的拓扑结构，级联方便，使得各拓扑结构的总线整体的开发工作量减少，维护工作也简单。传输效率也较高，每增加一级级联，总线空闲周期仅增加一个时钟周期。
74.在本发明的一些实施方式中，基础单元之间的仲裁模块可以为多个，即存在多级仲裁模块的级联；
75.两级的一对多的级联，例如第一级一对多有a个输出端口，第二级有b个端口，其中2
n-1
《a《＝2n,2
m-1
《b《＝2m,则输入的路由信息的位宽为m+n，其中高的n位作为第一级的路由判断信号，低的m位作为第二级的路由信号判断第二级的路由信息。更多级数的一对多级联处理方式相同。
76.做一对多级联时，最重要的是路由的选择的处理，若无广播需求尽量让除第一级外的端口数为2的整次幂个；若有广播需求，让除第一级外的端口数为2的整次幂减一个，则可以减少路由信号的位宽。在多级需要广播，路由信号的bit位全部置1。
77.多对一的级联时，每一级都是根据输入端口的请求信号进行独立仲裁判断的，其多级级联不受任何影响。
78.在多个一对多与多个多对一组成的两级交叉互联中，不论那种形式的作为第一
级，第二级的路由均不受第一级影响。pxq的交叉互联，可以将其从左到右和从右到左拆分为如图6、7所示的基本单元通过不同的互联方式组成。
79.如图6所示，从左到右方向是由p个1到q的仲裁单元作为第一级与q个p到1的仲裁单元组成。如图7所示，从右到左方向是由q个1到p仲裁单元作为第一级与p个q到1的仲裁单元组成。在这交叉互联的结构后级做下一级扩展，同一对多级联或多对一级联；任何级联的扩展只受上一级的仲裁单元形式影响。
80.本领域普通技术人员应该可以明白，结合本文中所公开的实施方式描述的各示例性的组成部分、系统和方法，能够以硬件、软件或者二者的结合来实现。具体究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(asic)、适当的固件、插件、功能卡等等。当以软件方式实现时，本发明的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。
81.需要明确的是，本发明并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本发明的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本发明的精神后，做出各种改变、修改和添加，或者改变步骤之间的顺序。
82.本发明中，针对一个实施方式描述和/或例示的特征，可以在一个或更多个其它实施方式中以相同方式或以类似方式使用，和/或与其他实施方式的特征相结合或代替其他实施方式的特征。
83.以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。