参考时钟互补金属氧化物半导体(CMOS)输入缓冲器的制作方法

参考时钟互补金属氧化物半导体(cmos)输入缓冲器
技术领域
1.本公开大体上涉及图像传感器的操作，且特定来说，涉及参考时钟输入缓冲器的改进性能。


背景技术：

2.图像传感器已变得无处不在。它们广泛用于数字静态相机、手机、监控相机，以及医疗、汽车及其它应用。用于制造图像传感器的技术持续飞速发展。例如，对更高图像传感器分辨率及更低功耗的需求促使图像传感器进一步小型化并集成到数字装置中。
3.图像传感器像素产生基于由参考时钟信号提供的定时获取的电信号。在一些实施例中，参考时钟脉冲由基于互补金属氧化物半导体(cmos)晶体管电路的输入缓冲器产生。然而，当电信号通过相对较长的印刷电路板(pcb)迹线或通过具有阻抗不匹配的柔性缆线从图像传感器像素传播时，电信号可产生涟波或斜率变化。信号涟波及斜率变化又使得难以选择界定时钟高状态与时钟低状态之间的边界的合适阈值。因此，需要改进的参考时钟信号的阈值确定的系统及方法。


技术实现要素：

4.本公开的方面提供一种图像传感器的参考时钟输入缓冲器，其中所述参考时钟输入缓冲器包括：施密特触发器，其经配置以产生具有下降边缘及上升边缘的时钟信号，其中所述下降边缘及所述上升边缘由滞后电压分离，且其中所述施密特触发器包含多个输出开关；及多个电压控制开关，其个别地耦合到所述多个输出开关中的个别输出开关，其中可通过选择性地切换所述多个电压控制开关中的至少一个电压控制开关来调整所述施密特触发器的所述下降边缘信号或所述上升边缘信号的电压。
5.本公开的另一方面提供一种操作图像传感器的参考时钟输入缓冲器的方法，其中所述方法包括：通过施密特触发器产生具有下降边缘及上升边缘的时钟信号，其中所述下降边缘及所述上升边缘由滞后电压分离，且其中所述施密特触发器包含多个输出开关；及通过选择性地切换多个电压控制开关中的至少一个电压控制开关来调整所述施密特触发器的所述下降边缘信号或所述上升边缘信号的电压，其中所述多个电压控制开关的个别开关耦合到所述多个输出开关的个别输出开关。
附图说明
6.参考以下附图描述本发明的非限制性及非穷尽性实施例，其中除非另有指定，否则类似元件符号贯穿各种视图指代类似部分。
7.图1是根据本技术的实施例的实例图像传感器的图。
8.图2是根据本技术的实施例的参考时钟输入缓冲器的示意图。
9.图3a及3b是图2中所说明的参考时钟输入缓冲器的输出的曲线图。
10.图4是根据本技术的实施例的电压涟波的样本曲线图。
11.图5是根据本技术的实施例的抖动噪声的曲线图。
12.图6a及6b是根据本技术的实施例的参考时钟输入缓冲器的示意图。
13.图7是根据本技术的实施例的参考时钟输入缓冲器的vih的统计分布的曲线图。
14.图8a是根据本技术的实施例的参考时钟输入缓冲器的示意图。
15.图8b是根据本技术的实施例的参考时钟输入缓冲器的示意图。
16.图9是根据本技术的实施例的参考时钟输入缓冲器的vih的分布的曲线图。
17.图10是根据本技术的实施例的参考时钟输入缓冲器的示意图。
18.贯穿附图的若干视图，对应参考字符指示对应组件。所属领域的技术人员将了解，图中的元件是出于简单明了的目的而说明，且并不一定按比例绘制。例如，图中的一些元件的尺寸可相对于其它元件被夸大以帮助提高对本发明的各种实施例的理解。此外，通常不描绘在商业上可行的实施例中有用或必要的共同但充分理解的元件，以便有助于对本发明的这些各种实施例的较少受阻碍的观察。
具体实施方式
19.公开图像传感器，且特定来说包含具有自校准及改进的静电放电(esd)性能的参考时钟cmos输入缓冲器的图像传感器。以下描述中，阐述许多特定细节以提供对实例的透彻理解。然而，相关领域的技术人员将认识到，可在没有一或多个具体细节的情况下或用其它方法、组件、材料等实践本文中所描述的技术。在其它例子中，未展示或详细地描述众所周知的结构、材料或操作以避免模糊某些方面。
20.贯穿此说明书对“一个实例”或“一个实施例”的引用意味着与实例相结合而描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿此说明书在多个地方出现短语“在一个实例中”或“在一个实施例中”并不一定都是指同一的实例。此外，在一或多个实例中，特定的特征、结构或特性可以任何合适方式组合。
21.为便于描述，空间相对术语(例如“下面”、“下方”、“下”、“底下”、“上方”、“上”及类似物)可用于描述一个元件或特征与另一(些)元件或特征的关系，如图中说明。将理解，空间相对术语希望涵盖装置在使用或操作中除图中所描绘的定向之外的不同定向。举例来说，如果图中的装置翻转，那么被描述为在其它元件或特征“下方”或“下面”或“底下”的元件将定向成在其它元件或特征“上方”。因此，示范性术语“下方”或“底下”可涵盖上方及下面的定向两者。装置可以其它方式定向(旋转90度或处于其它定向)，且本文使用的空间相对描述词可相应地解释。另外，还应理解，当层被称为在两个层“之间”时，其可为两个层之间的唯一层，或还可存在一或多个中介层。
22.从前述内容将了解，出于说明的目的，本文已描述所述技术的具体实施例，但可在不偏离本公开的情况下进行各种修改。此外，尽管上文在这些实施例的上下文中描述与某些实施例相关联的各种优点及特征，但其它实施例也可展现此类优点及/或特征，且并非所有实施例都需要展现此类优点及/或特征才能落在技术的范围内。在描述方法的情况下，所述方法可包含更多、更少或其它步骤。此外，可以任何合适的顺序执行步骤。因此，本公开可涵盖本文未明确展示或描述的其它实施例。在本公开的上下文中，“大约”是指所陈述的值的+/-5％。
23.贯穿此说明书，使用所属领域的若干术语。这些术语将采用其所来自的领域中的
其普通含义，除非本文具体定义或其使用的上下文将另外明确暗示。应注意，贯穿此文献可互换地使用元件名称及符号(例如，si对硅)；然而，两者具有相同意义。
24.简而言之，本技术的实施例涉及控制时钟缓冲器的上升及/或下降边缘，以避免由光学传感器产生的信号中的电压涟波。在一些实施例中，时钟缓冲器是基于施密特(schmitt)触发器设计。通常，上升边缘与下降边缘分开一定的滞后量，使得上升边缘出现在一个电压vih下，且下将边缘出现在另一电压vil下。当时钟缓冲器的上升及/或下降边缘与信号中的电压涟波一致时，输入时钟展现增加的抖动，这又会影响整个串行化器/解串行化器路径的图像传感器链路时序预算(也称为“串行解串器”时序预算)。
25.在一些实施例中，施密特触发时钟缓冲器可包含具有不同大小(例如不同长度l及/或宽度w)的多个晶体管。在操作中，可选择一或多个晶体管(例如，通过另一串联连接的晶体管)使其在施密特触发器内操作或不操作。当可选择的晶体管具有不同的大小时，输出vih(及/或vil)随所选择的晶体管的大小而变化。因此，可通过适当选择晶体管避免电压涟波区。作为一个额外的优点，可通过添加串联连接的晶体管来改进电路的esd保护。
26.在一些实施例中，可改变施密特触发器的输入电压以控制vih及/或vil值的统计扩散。例如，施密特触发器的输入电压值的范围可从作为下边界的vref_low到作为上边界的vref_high。一旦在“副本”施密特触发器(即，测试施密特触发器)上建立vref_low及vref_high，那么“主”施密特触发器(即，运算施密特触发器)的电源电压vin也可保持在这些值内。在一些实施例中，副本及主施密特触发器可为相同的电路，但首先在校准期间用作副本，且随后在正常操作中用作主。在一些实施例中，从vref_low到vref_high的输入电压变化可由状态机产生，并作为vin提供到施密特触发器。
27.图1是根据本技术的实施例的实例图像传感器10的图。图像传感器10包含像素阵列12、控制电路系统16、读出电路系统14及功能逻辑18。在一个实例中，像素阵列12是图像传感器像素11(例如，像素p1、p2
…
、pn)的二维(2d)阵列。图像传感器像素11中的每一者包含用于弱光检测的大光电二极管(lpd)及用于强光检测的小光电二极管(spd)。在不同的实施例中，两个或更多个图像传感器像素11可被分组为多个像素单元。如所说明的，图像传感器像素11经布置成行(例如，行r1到ry)及列(例如，列c1到cx)。在操作中，图像传感器像素11获取场景的图像数据，所述图像数据然后可用于呈现人物、地点、对象等的2d图像。然而，在其它实施例中，图像传感器像素11可经布置成除行及列之外的配置。
28.在一个实施例中，在像素阵列12中的每一图像传感器像素11获取其图像电荷之后，图像数据由读出电路系统14经由位线13读出，且然后传送到功能逻辑18。每一图像传感器像素11的读出图像数据共同构成图像帧。在各种实施例中，读出电路系统14可包含信号放大器、模/数(adc)转换电路及数据传输电路系统。功能逻辑18可通过应用后图像效果(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度或以其它方式等)存储图像数据或甚至操纵图像数据。在一些实施例中，控制电路系统16及功能逻辑18可组合成单个功能块，以控制图像传感器像素11对图像的捕获及从读出电路系统14读出图像数据。功能逻辑18可包含数字处理器。在实施例中，读出电路系统14可沿读出列线(位线13)一次读取一行图像数据，或可使用各种其它技术读取图像数据，例如同时对所有像素进行串行读出或完全并行读出。
29.在一个实施例中，控制电路系统16耦合到像素阵列12以控制像素阵列12中的多个光电二极管的操作。例如，控制电路系统16可产生用于控制图像获取的快门信号。在一个实
施例中，快门信号是全局快门信号，其用于在单个数据获取窗口期间同时启用像素阵列12内的所有像素来同时捕获其相应的图像数据。在另一实施例中，快门信号是滚动快门信号，使得在连续获取窗口期间，像素的每一行、每一列或每一群组被循序地启用。在另一实施例中，图像获取与例如闪光灯的照明效果同步。在不同的实施例中，控制电路系统16可经配置以控制图像传感器像素11中的每一者执行用于图像校准的一或多个暗当前像素帧及正常图像帧的获取操作。
30.在一个实施例中，读出电路系统14包含模/数转换器(adc)，所述模/数转换器(adc)将从像素阵列12接收的模拟图像数据转换为数字表示。图像数据的数字表示可被提供到功能逻辑18。
31.在不同的实施例中，图像传感器10可为数码相机、手机、膝上型计算机或其类似者的一部分。在实施例中，图像传感器10被并入为汽车监视系统或视觉系统的一部分。此外，图像传感器10可经耦合到其它硬件，例如处理器(通用或其它)、存储器元件、输出(usb端口、无线发射器、hdmi端口等)、照明/闪光灯、电输入(键盘、触摸显示器、轨迹板、鼠标、麦克风等)及/或显示器。其它硬件可将指令传递到图像传感器10，从图像传感器10提取图像数据，或操纵由图像传感器10供应的图像数据。
32.图2是根据本技术的实施例的参考时钟输入缓冲器的示意图。所说明的参考时钟输入缓冲器20是施密特触发器。输出电压vout取决于输入电压vin、电源电压vdd及晶体管(开关)m1到m6的特性。在本说明书的上下文中，晶体管(开关)m2及m5被称为输出晶体管(开关)。在操作中，施密特触发器20产生通过滞后表征的输出vout。下面参考图3a讨论此类滞后的实例。
33.图3a是参考时钟输入缓冲器(施密特触发器)的输出的曲线图。曲线图的横轴展示输入电压vin，且纵轴展示输出电压vout。施密特触发器20的操作通过滞后表征，滞后展示为vih(作为vout的下降边缘)与vil(作为vout的上升边缘)之间的差。在不同的实施例中，此类滞后可达到400mv到500mv或其它值。例如，在一些实施例中，vil约为0.623v，而vih约为1.136v。图3b是施密特触发器的输出的模拟曲线图，其中施密特触发器包含额外的反相器，所述反相器将图3a中所说明的vout反相。
34.图4是根据本技术的实施例的电压涟波的样本曲线图。横轴以μs为单位展示时间，且纵轴展实例如传送由图像传感器像素产生的信号的相对较长的pcb迹线或柔性缆线内的电压。两个平台30及31指示电压涟波区。在所说明的情况下，这些涟波在约0.9v及1.6v的电压下在约2ns的时间段内延伸。在不同的实施例中，不同的值是可能的。例如，当参考时钟输入缓冲器20的vih与所说明的信号的涟波一致时，所产生的时钟输出携带可能影响图像传感器的噪声及时序预算的抖动惩罚。因此，通常期望参考时钟的下降边缘vih及/或上升边缘vil避免电压信号的涟波区。然而，即使当建立vih及/或vil以避免涟波时，在一些实施例中，涟波区的位置或vih及vil的值也可随着制造变化而变化，这在设计参考时钟输入缓冲器(例如，施密特触发器)时带来额外的问题。在一些实施例中，由制造变化引起的vih中的此类差异可能是显著的，对应于约300mv。
35.图5是根据本技术的实施例的抖动噪声的曲线图。横轴展示施密特触发器的vih电压，且纵轴展示表示为均方根(rms)噪声的获取电压信号中的抖动噪声。展示以下三个目标vih值的结果：0.953v、1.034v及1.135v。然而，如上文所解释的，给定施密特触发器的实际
vih值可能会由于例如制造变化或其它变量而变化。水平虚线指示约10ps的rms噪声的期望限值。在所说明的实例中，基于rms噪声的此期望(目标)限值及约300mv的vih的目标变化w，vih的目标值约为1.075v。上述数字作为非限制性说明提供，且不同的值可适用于不同的实施例中。
36.图6a及6b是根据本技术的实施例的参考时钟输入缓冲器100(施密特触发器)的示意图。所说明的施密特触发器100包含额外晶体管(开关)m7。在本说明书的上下文中，开关m2被称为输出开关，且开关m7被称为电压控制开关。在一些实施例中，开关m7可为p沟道金属氧化物半导体(pmos)类型。在所说明的实施例中，开关m7将开关m2与电源(电压源)vdd分离。在一些实施例中，开关m7的添加改进了施密特触发器的esd保护。晶体管(开关)m2及m7统称为输出电压控制阵列m80。下面参考图6b描述电路m80的一些实施例。
37.图6b是根据本技术的实施例的参考时钟输入缓冲器(施密特触发器)的示意图。在所说明的图中，施密特触发器100包含多个输出开关m2-i及多个电压控制开关m7-i。如所展示，每一n沟道金属氧化物半导体(nmos)晶体管m2(例如，m2-1、m2-2、m2-3)通过p沟道金属氧化物半导体(pmos)晶体管m7(例如，m7-1、m7-2、m7-3)中的一者连接到vdd。因此，可通过其对应晶体管m7-i激活及去激活所选择的晶体管m2-i。可展示，vih的值随着晶体管m2-i的不同大小(例如随着不同的长度l及/或宽度w)而变化。在一些实施例中，晶体管m2-i的较小大小导致较小vih。作为非限制性实例，这些不同大小及选择性激活的晶体管m2-i可产生1.135v、1.034v及0.953v的vih。在至少一些实施例中，可借助于通过适当选择晶体管m2-i选择合适的vih来避免传感器信号中的电压涟波区。如上文所解释的，还可通过添加串联连接的晶体管m7-i改进电路的静电放电(esd)保护。在一些实施例中，可通过集成电路(i2c)寄存器控制及电阻器梯形来调整vil。
38.图7是根据本技术的实施例的参考时钟输入缓冲器的vih的统计分布的曲线图。如上文所解释的，制造变化可能导致vih/vil值发生变化。vih中的此类变化的实例说明为曲线图中的高斯分布。然而，改变施密特触发器的vin值也会改变vout值，即vih及vil值也会随着vin的变化而改变。因此，可通过在例如vref_low与vref_high之间改变vin值来进一步调整例如vih的值。
39.此外，vdd的变化跟踪vin的变化。例如，针对较低的vdd，在其它条件相同的情况下，vin通常也较低。
40.在一些实施例中，在vref_low与vref_high阈值之间改变vin可将vih扩散保持在特定目标范围内。例如，如参考图5所讨论的，在特定实施例中，1.075v的标称vih通过约300mv的可能变化表征，其中抖动rms仍保持在10ps以下。返回参考图7，如果所说明的总vih扩散约为300mv，那么然后可通过选择vref_low到vref_high范围内的vin进一步缩小所述扩散。例如，vref_low及vref_high可设置为vin的总扩散的1/3及2/3，以捕获在统计上最有可能在实际制造过程中发生的情况，同时降低vih的可变性。下面参考图8a及8b描述依赖于vin的值的此类调整的样本电路。
41.图8a是根据本技术的实施例的参考时钟输入缓冲器的示意图。在一些实施例中，可在对应于主电路的副本电路上测试输入电压范围vref_low到vref_high。例如，可从给定的制造批次或在给定的图像传感器内选择副本电路。
42.对副本电路的测试结果的可能分隔可如下进行。可将低于例如平均vih-100mv的
vih值标记在“11”情况下(即，低于vih的较低目标边界且低于vih的较高目标边界)。类似地，可将高于例如平均vih+100mv的vih值标记在“00”情况下(即，高于vih的较低目标边界且高于vih的较高目标边界)。类似地，可将目标范围内的vih值标记为“01”情况(即，高于vih的较低目标边界且低于vih的较高目标边界)。不可能出现“10”情况(即，低于vih的较低目标边界且同时高于vih的较高目标边界)。一旦选择并测试vref_low到vref_high的范围，就可将这些值传送到主(即工作、生产)电路的vin。在一些实施例中，在完成其校准功能之后，副本电路可被重新用作主电路。
43.图8b是根据本技术的实施例的参考时钟输入缓冲器的示意图。在所说明的实施例中，单独的施密特触发电路副本1及副本2用于基于副本1及副本2电路的相应输入处的vref_high及vref_low的变化确定vih的界限。一旦确定，就可将vref_high及vref_low的值作为主施密特触发器的输入电压的限值进行传送。在一些实施例中，上文所描述的确定vref_high及vref_low的值的过程可称为“校准”或“修整”过程
44.图9是根据本技术的实施例的参考时钟输入缓冲器的vih的分布的曲线图。结果通过spice模拟获得。横轴展示测试用例编号(例如，cnr#)，且纵轴展示vih的分布。针对所说明的情况，校准之前(即，修整之前)的vih在约300mv的带内。在将vin修整到vref_high及vref_low的范围后，将vih的分布减少到大约100mv的带。如上文所解释的，当所有其它参数保持相同时，vih的更紧密分布(或vil的更紧密分布)通常产生更小的信号抖动。
45.图10是根据本技术的实施例的参考时钟输入缓冲器的示意图。所说明的示意图包含上文所描述的副本电路及主电路。vref_high及vref_low电压通过状态机提供到主及副本施密特触发电路。此外，为了减少所述副本与主之间的局部失配，通过锁存器(例如，触发器电路)90在副本与主之间建立闭环循环。在校准阶段期间，锁存器90实现重用同一施密特触发器来产生正常时钟输出相位的控制位(“00”、“01”、“11”)。
46.在一些实施例中，来自主及副本施密特触发电路的vout信号可用于图像传感器的不同部分。例如，主电路的输出可用于锁相环(pll)输出，而副本施密特触发器的输出可用于i2c协议及系统控制pll。然而，在实际应用中，此类方法需要更复杂的数字控制电路。
47.上文所描述的技术的许多实施例可采取计算机或控制器可执行指令的形式，包含由可编程计算机或控制器执行的例程。相关领域的技术人员将了解，所述技术可在除上文所展示及所描述的计算机/控制器系统之外的计算机/控制器系统上实践。所述技术可体现在专用计算机、专用集成电路(asic)、控制器或数据处理器中，其经专门编程、配置或构造以执行上文所描述的计算机可执行指令中的一或多者。当然，本文所描述的任何逻辑或算法都可在软件或硬件中实施，或在软件与硬件的组合中实施。
48.对本发明所说明的实例的上述描述，包含摘要中所描述的内容，并不希望为穷尽性的，也不希望将本发明限于所公开的精确形式。虽然本文中出于说明性目的而描述本发明的特定实例，但如相关领域的技术人员将认识到的，在本发明的范围内可进行各种修改。
49.根据上述详细描述，可对本发明进行这些修改。所附权利要求书中所使用的术语不应被解释为将本发明限于本说明书中所公开的特定实例。而是，本发明的范围将完全由所附权利要求书确定，所述权利要求书将根据权利要求书解释的既定原则来解释。