一种像元积分时间调节方法、电路以及电子设备与流程

1.本发明涉及电子电路技术领域，具体涉及一种通过外部触发实现积分时间调节的像元积分时间调节方法、电路以及电子设备。


背景技术：

2.传统传感器，相邻触发脉冲的间距和内部的计数器加寄存器来调节的积分时间调节，通常有以下限制，1及时性，因为要配置寄存器和生效配置值，通常要等两帧才能成效。2，时间限制，触发脉冲之间控制电路一般为待机状态，无法控制积分时间。或者对最大或最小积分时间有限制，3也可以在触发后加入一定的积分时间，然后采样读出，这样的方法会变为积分，读出的循环，无法流水线操作，降低在触发模式下可达到的最大行频。传统的外部触发只能触发系统信号的采集和读出，不能用于调节积分时间。


技术实现要素：

3.有鉴于此，本发明实施例提供一种像元积分时间调节方法、电路以及电子设备，以实现。
4.为实现上述目的，本发明实施例提供如下技术方案：
5.一种像元积分时间调节方法，包括：
6.获取时钟信号；
7.对所述时钟信号的上升沿和下降沿进行判断；
8.当检测到所述时钟信号的第一变换沿到来时，进行积分时间的控制，以控制目标像元转入积分状态；
9.当判断到所述时钟信号的第二变换沿到来时，触发系统信号以控制读出电路对目标像元的信号进行采集和读取。
10.可选的，上述像元积分时间调节方法中，
11.所述第一变换沿为上升沿，所述第二变换沿为下降沿。
12.可选的，上述像元积分时间调节方法中，
13.所述时钟信号的数量为n，所述n为不小于2的正整数，且各个时钟信号对应的目标像元不同。
14.可选的，上述像元积分时间调节方法中，
15.所述像元为5t像元，所述进行积分时间的控制，包括：控制5t像元的tg2开关管断开；
16.当判断到所述时钟信号的下降沿到来时，方法还包括：控制所述tg2开关管导通；
17.所述5t像元，包括：
18.tg1开关管、tg2开关管、rst开关管、sf驱动管、sel开关管和ppd二极管；
19.其中，所述tg2开关管、所述rst开关管和所述sf驱动管的第一端与vdd电源相连；
20.所述tg2开关管的第二端与所述tg1开关管的第一端相连；并与ppd二极管的阴极
相连，所述ppd二极管的阳极接地；
21.所述tg1开关管的第二端与所述rst开关管的第二端以及所述sf驱动管的控制端相连；
22.所述sf驱动管的第二端与所述sel开关管的第一端相连，所述sel开关管的第二端作为所述5t像元的输出端。
23.可选的，上述像元积分时间调节方法中，
24.当所述时钟信号的数量不小于2时，至少部分时钟信号的电平切换周期可以不同。
25.可选的，上述像元积分时间调节方法中，
26.当判断到所述时钟信号的下降沿到来时，触发系统信号以控制读出电路对目标像元的信号进行采集和读取，包括：
27.判断所有的时钟信号中的任意一个时钟信号的下降沿是否到来，当检测到任意一个时钟信号的下降沿到来时，检测其他时钟信号是否处于低电平区域，如果处于低电平区域时，则表明所述时钟信号的下降沿到来，触发系统信号以控制读出电路对目标像元的信号进行采集和读取。
28.一种像元积分时间调节装置，包括：
29.时钟信号采集单元，用于获取时钟信号；
30.上升下降沿判断单元，用于对所述时钟信号的上升沿和下降沿进行判断；
31.积分控制单元，用于当检测到所述时钟信号的第一变换沿到来时，进行积分时间的控制，以控制目标像元转入积分状态；
32.采集控制单元，用于当判断到所述时钟信号的第二变换沿到来时，触发系统信号以控制读出电路对目标像元的信号进行采集和读取。
33.可选的，上述像元积分时间调节装置中，
34.所述第一变换沿为上升沿，所述第二变换沿为下降沿。
35.可选的，上述像元积分时间调节装置中，
36.所述时钟信号的数量为n，所述n为不小于2的正整数，且各个时钟信号对应的目标像元不同。
37.一种电子设备，包括：
38.存储器和处理器，所述存储器存储有适于所述处理器执行的程序，所述程序用于：
39.获取时钟信号；
40.对所述时钟信号的上升沿和下降沿进行判断；
41.当检测到所述时钟信号的第一变换沿到来时，进行积分时间的控制，以控制目标像元转入积分状态；
42.当判断到所述时钟信号的第二变换沿到来时，触发系统信号以控制读出电路对目标像元的信号进行采集和读取。
43.基于上述技术方案，本发明实施例提供的上述方案中，在本技术实施例公开的上述方案中，通过对所述时钟信号的变换沿进行识别，采用不同的变换沿分别进行积分时间的控制和采集、读出信号的控制，使得外部触发也可用于进行调节积分时间。
附图说明
44.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
45.图1为本技术实施例公开的像元积分时间调节方法的流程示意图；
46.图2为本技术实施例公开的一种像元积分时间调节方法的触发效果示意图；
47.图3为本技术实施例公开的一种5t像元的结构示意图；
48.图4为本技术另一实施例公开的一种像元积分时间调节方法的触发效果示意图；
49.图5为本技术实施例公开的像元积分时间调节装置的结构示意图；
50.图6为本技术实施例公开的电子设备的结构示意图。
具体实施方式
51.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
52.本发明通过利用外部触发信号(外部触发信号为时钟信号)的上升沿触发系统信号的采集和读出，通过下降沿触发积分时间的调节。
53.参见图1，本技术实施例公开的像元积分时间调节方法，包括：步骤s101-s104。
54.步骤s101：获取时钟信号。
55.在本方案中，外部触发信号均为时钟信号，所述时钟信号由高电平信号和低电平信号组成，其中，高电平信号和低电平信号的长短以及切换周期可以基于用户需求自行设定。
56.步骤s102：对所述时钟信号的上升沿和下降沿进行判断。
57.在获取到所述时钟信号以后，对所述时钟信号进行分析，判断时钟信号的上升沿或下降沿是否到来。具体的，可以通过所述时钟信号的电平变化结果来对所述时钟信号的上升沿和下降沿进行判断，例如，时钟信号由高电平1变换为低电平0，表明所述时钟信号出现下降沿，时钟信号由低电平0变换为高电平1，表明所述时钟信号出现上升沿。
58.步骤s103：当检测到所述时钟信号的第一变换沿到来时，进行积分时间的控制，以控制目标像元转入积分状态。
59.在本方案中，所述第一变换沿和第二变换沿指的是所述时钟信号的上升沿和下降沿，具体采用上升沿作为所述第一变换沿信号，采用下降沿作为第二变换沿信号，还是采用下降沿作为所述第一变换信号，采用第二变换沿作为第二变换信号，可以根据用户需求进行设定，在本方案中，为了便于对方案进行说明，均以所述第一变换沿为上升沿，所述第二变换沿为下降沿为例，对方案进行介绍。
60.参见图2，当检测到所述时钟信号的上升沿到来时，进行积分时间的控制，以控制目标像元转入积分状态。当检测到所述时钟信号的下降沿到来时，触发系统信号以控制读出电路对目标像元的信号进行采集和读取。
61.步骤s104：当判断到所述时钟信号的第二变换沿到来时，触发系统信号以控制读出电路对目标像元的信号进行采集和读取。
62.在本步骤中，当检测到所述时钟信号的第二变换沿到来时，触发系统信号的采集和读取，以通过系统信号控制读出电路对目标像元的信号进行采集和读取。
63.在本技术实施例公开的上述方案中，通过对所述时钟信号的变换沿进行识别，采用不同的变换沿分别进行积分时间的控制和采集、读出信号的控制，使得外部触发也可用于进行调节积分时间。
64.在本技术另一实施例公开的技术方案中，不同的像元可以采用相同的时钟信号进行积分时间和数据采集以及读取的控制，也可以采用不同的时钟信号进行积分时间和数据采集以及读取的控制，即，在本方案中，所述时钟信号的数量为n，所述n为不小于2的正整数，例如，所述时钟信号的数量可以为2、3、4等等，且各个时钟信号对应的目标像元不同，不同的目标像元采用不同的时钟信号进行积分时间和数据采集以及读取的控制。
65.在本技术实施例公开的技术方案中像元的结构可以根据用户需求自行选择，例如，在本技术一实施例公开的技术方案中，所述像元为5t像元，参见图3，所述5t像元，包括：
66.tg1开关管、tg2开关管、rst开关管、sf驱动管、sel开关管和ppd二极管，所述sf驱动管的控制端所对应的节点称为fd节点；
67.其中，所述tg2开关管、所述rst开关管和所述sf驱动管的第一端与vdd电源相连；
68.所述tg2开关管的第二端与所述tg1开关管的第一端相连；并与ppd二极管的阴极相连，所述ppd二极管的阳极接地；
69.所述tg1开关管的第二端与所述rst开关管的第二端以及所述sf驱动管的控制端相连；
70.所述sf驱动管的第二端与所述sel开关管的第一端相连，所述sel开关管的第二端作为所述5t像元的输出端。对应于上述结构的5t像元，所述进行积分时间的控制，具体为：控制5t像元的tg2开关管断开，所述tg2开关管断开，此时光电子存储在ppd二极管中。使得5t像元中fd节点复位，采样fd节点的复位信号，5t像元积分结束并传输ppd上存储的电子到fd节点，采样fd节点的节分信号，并读取fd节点的采样信号。当判断到所述时钟信号的下降沿到来时，还包括：控制所述tg2开关管导通，时钟信号的下降沿到来之后，上升沿到来之前，时钟信号处于低电平状态，5t像元处于持续复位状态，此时ppd二极管通过tg2开关管的导通，处于fully depleted状态(全耗尽状态)。
71.本技术另一实施例公开的技术方案中，可以通过对各个时钟信号的上升、下降沿进行识别，实现，分区域(不同外部触发信号(时钟信号)给不同区域(可以为5t像元))实现了同一次读出不同积分时间的控制，即，同时对各个5t像信号进行采集和读取，此时，当判断到所述时钟信号的下降沿到来时，触发系统信号以控制读出电路对目标像元的信号进行采集和读取，包括：
72.判断所有的时钟信号中的任意一个时钟信号的下降沿是否到来，当检测到任意一个时钟信号的下降沿到来时，检测其他时钟信号是否处于低电平区域，如果处于低电平区域时，则表明所述时钟信号的下降沿到来，触发系统信号以控制读出电路对目标像元的信号进行采集和读取。
73.例如，参见图4，当所述时钟信号的数量为2是，其中一个时钟信号记为时钟信号1，
volatile memory)，例如至少一个磁盘存储器。
89.其中，处理器100具体用于：
90.获取时钟信号；
91.对所述时钟信号的上升沿和下降沿进行判断；
92.当检测到所述时钟信号的第一变换沿到来时，进行积分时间的控制，以控制目标像元转入积分状态；
93.当判断到所述时钟信号的第二变换沿到来时，触发系统信号以控制读出电路对目标像元的信号进行采集和读取。
94.所述处理器还用于执行本技术上述任意一项方法实施例所公开的各个步骤，在此不在家进行累述。
95.在本技术实施例公开的技术方案中，所述电子设备可以为手机、电脑或其他智能终端设备。
96.为了描述的方便，描述以上系统时以功能分为各种模块分别描述。当然，在实施本技术时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
97.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
98.专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
99.结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。
100.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
101.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。