三模冗余时钟同步设备、方法、电子设备及存储介质与流程

1.本发明涉及计算机工业控制系统领域，具体涉及一种三模冗余时钟同步设备、方法、电子设备及存储介质。


背景技术：

2.基于微计算机技术的工业控制系统已经广泛应用于工业控制领域，在火电、核电、煤炭、石油、化工等安全关键领域也应用广泛。在这些安全关键领域对控制系统的可靠性提出了更高的要求，一般都采用冗余技术实现更高的可靠性。考虑到可靠性和成本的平衡，系统大多采用双模冗余技术；而在核心的安全关键领域应用的工业控制系统则会采用三模冗余技术。三模冗余技术会涉及到更为复杂的数据交互和故障处理机制。
3.三模冗余系统中的三个同步模块可以是三个相同的部件或三个相同的计算机。三模冗余系统的核心是三个同步模块的同步运行，而三个同步模块的同步运行的核心是三个同步模块的时钟同步。
4.在三模冗余系统中，常常会需要三个同步模块中的一个作为主模块拥有最高权限，然后将从模块的时钟同步为主模块的时钟，以此保证三个同步模块的时钟同步。主模块一般为系统预先设定，但当主模块出现故障导致权限降级时，如果系统不决定出新的主模块，就会导致时钟同步出现错误。


技术实现要素：

5.本发明要解决的技术问题是为了克服现有技术中三模冗余系统中的时钟同步容易出现错误的缺陷，提供一种三冗余时钟同步设备、方法、电子设备及存储介质。
6.本发明是通过下述技术方案来解决上述技术问题：
7.本发明提供了一种三模冗余时钟同步设备，所述三模冗余时钟同步设备包括第一时钟模块、第二时钟模块和第三时钟模块，其中，所述第一时钟模块中包括第一主时钟计数单元和第一mcu，所述第二时钟模块中包括第二主时钟计数单元和第二mcu，所述第三时钟模块中包括第三主时钟计数单元和第三mcu；
8.所述第一时钟模块、第二时钟模块和第三时钟模块中的任意一个分别与另外两个时钟模块通信连接；
9.所述第一时钟模块、第二时钟模块和第三时钟模块中的任意一个用于分别发送同步协议帧至另外两个时钟模块；
10.所述第一mcu、第二mcu和第三mcu中的任意一个用于根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块，若否，则判断另外两个时钟模块发送的同步协议帧的优先级，并将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值。
11.优选地，所述第一时钟模块还包括第一接口单元，所述第二时钟模块还包括第二接口单元，所述第三时钟模块还包括第三接口单元；
12.所述第一主时钟计数单元、第二主时钟计数单元和第三主时钟计数单元中的任意一个分别与自身所处的时钟模块中的接口单元通信连接；
13.所述第一接口单元、第二接口单元和第三接口单元中的任意一个分别与另外两个接口单元通信连接；
14.所述第一mcu、第二mcu和第三mcu中的任意一个分别与自身所处的时钟模块中的接口单元和主时钟计数单元通信连接；
15.所述第一主时钟计数单元、第二主时钟计数单元和第三主时钟计数单元中的任意一个用于分别以预设频率向自身所处的时钟模块中的接口单元发送同步脉冲，并在发送所述同步脉冲后重新计数；
16.所述第一接口单元、第二接口单元和第三接口单元中的任意一个用于根据接收的同步脉冲生成对应的同步协议帧，并将生成的同步协议帧发送至另外两个接口单元；
17.所述第一接口单元、第二接口单元和第三接口单元中的任意一个还用于将接收的同步协议帧发送至自身所处的时钟模块中的mcu。
18.优选地，所述第一时钟模块还包括第一从时钟计数单元和第二从时钟计数单元，所述第二时钟模块还包括第三从时钟计数单元和第四从时钟计数单元，所述第三时钟模块还包括第五从时钟计数单元和第六从时钟计数单元；
19.所述第一接口单元、第二接口单元和第三接口单元中的任意一个还分别与自身所处的时钟模块中的两个从时钟计数单元通信连接；
20.所述第一接口单元、第二接口单元和第三接口单元中的任意一个还用于根据接收的两个同步协议帧生成对应的两个同步信号，并将所述两个同步信号分别发送至自身所处的时钟模块中的两个从时钟计数单元，以使所述两个从时钟计数单元从预设计数值重新计数。
21.优选地，所述第一mcu、第二mcu和第三mcu中的任意一个还与自身所处的时钟模块中的两个从时钟计数单元通信连接；
22.所述将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值的步骤包括：
23.读取自身所处的时钟模块中的主时钟计数单元的计数值；
24.在所述主时钟计数单元的计数值达到预设数值时，读取目标从时钟计数单元的计数值作为更新数值，所述目标从时钟计数单元为接收根据所述优先级较高的同步协议帧生成的同步信号的从时钟计数单元；
25.控制所述主时钟计数单元从所述更新数值重新计数。
26.优选地，所述第一接口单元生成的同步协议帧包括第一时钟模块品质等级码和第一时钟模块优先级码，所述第二接口单元生成的同步协议帧包括第二时钟模块品质等级码和第二时钟模块优先级码，所述第三接口单元生成的同步协议帧包括第三时钟模块品质等级码和第三时钟模块优先级码；
27.所述根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块的步骤包括：
28.判断自身所处的时钟模块的时钟模块品质等级码是否同时大于另外两个时钟模块发送的同步协议帧中的时钟模块品质等级码，若是，则确定自身所处的时钟模块为主时
钟模块；
29.若否，则判断自身所处的时钟模块的模块品质等级码是否小于另外两个时钟模块发送的同步协议帧中的时钟模块品质等级码中的任意一个，若小于，则确定自身所处的时钟模块为从时钟模块；
30.若不小于，则判断自身所处的时钟模块的时钟模块品质等级码和另外两个时钟模块发送的同步协议帧中的时钟模块品质等级码是否同时相等，若相等，则判断自身所处的时钟模块的时钟模块优先级码是否大于另外两个时钟模块发送的同步协议帧中的时钟模块优先级码中的任意一个；若大于，则确定自身所处的时钟模块为主时钟模块，若不大于，则确定自身所处的时钟模块为从时钟模块；
31.若不相等，则判断自身所处的时钟模块的时钟模块优先级码是否大于目标时钟模块发送的同步协议帧中的时钟模块优先级码，其中，所述目标时钟模块为另外两个时钟模块中时钟模块品质等级码与自身所处的时钟模块的时钟模块品质等级码相等的时钟模块；若大于，则确定自身所处的时钟模块为主时钟模块；
32.若不大于，则确定自身所处的时钟模块为从时钟模块。
33.优选地，所述判断另外两个时钟模块发送的同步协议帧的优先级的步骤包括：
34.判断所述另外两个时钟模块中的一个发送的同步协议帧中的时钟模块品质等级码的大小是否大于所述另外两个时钟模块中的另一个发送的同步协议帧中的时钟模块品质等级码的大小，若是，则确定前者发送的同步协议帧的优先级较高；
35.若否，则判断所述另外两个时钟模块中的一个发送的同步协议帧中的时钟模块优先级码的大小是否大于所述另外两个时钟模块中的另一个发送的同步协议帧中的时钟模块优先级码的大小，若是，则确定前者发送的同步协议帧的优先级较高。
36.本发明还提供了一种三模冗余时钟同步方法，所述三模冗余时钟同步方法应用于如前所述的三模冗余时钟同步设备，所述三模冗余时钟同步方法包括：
37.通过所述第一时钟模块、第二时钟模块和第三时钟模块中的任意一个分别发送同步协议帧至另外两个时钟模块；
38.通过所述第一mcu、第二mcu和第三mcu中的任意一个根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块，若否，则判断另外两个时钟模块发送的同步协议帧的优先级，并将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值。
39.本发明还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现前述的三模冗余时钟同步方法。
40.本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现前述的三模冗余时钟同步方法。
41.本发明的积极进步效果在于：本发明在原主时钟模块出现故障导致权限降级时，能够决定出新的主时钟模块，对从时钟模块进行时钟同步，提高了三模冗余系统中时钟同步的稳定性。
附图说明
42.图1为本发明实施例1的三模冗余时钟同步设备的模块示意图。
43.图2为本发明实施例1的mcu功能的第一流程图。
44.图3为本发明实施例1的mcu功能的第二流程图。
45.图4为本发明实施例1的mcu功能的第三流程图。
46.图5为本发明实施例2的三模冗余时钟同步方法的流程图。
47.图6为本发明实施例3的电子设备的结构示意图。
具体实施方式
48.下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
49.实施例1
50.本实施例提供了一种三模冗余时钟同步设备，如图1所示，该三模冗余时钟同步设备包括第一时钟模块1、第二时钟模块2和第三时钟模块3，其中，第一时钟模块1中包括第一主时钟计数单元11和第一mcu12，第二时钟模块2中包括第二主时钟计数单元21和第二mcu22，第三时钟模块3中包括第三主时钟计数单元31和第三mcu32。
51.第一时钟模块1、第二时钟模块2和第三时钟模块3中的任意一个分别与另外两个时钟模块通信连接。
52.第一时钟模块1、第二时钟模块2和第三时钟模块3中的任意一个用于分别发送同步协议帧至另外两个时钟模块。
53.第一mcu12、第二mcu22和第三mcu32中的任意一个用于根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块，若否，则判断另外两个时钟模块发送的同步协议帧的优先级，并将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值。
54.如图1所示，第一时钟模块1还包括第一接口单元13，第二时钟模块2还包括第二接口单元23，第三时钟模块3还包括第三接口单元33。在本实施例中，接口单元中的接口为uart(universal asynchronous receiver/transmitter，通用异步收发器)接口，接口单元之间通讯可以采用crc(cyclic redundancy check，循环冗余校验)校验，排除通讯出错的情况，有助于提高抗干扰能力。随着具体应用中实际要求的变化，本实施例中的接口单元之间的物理链路可以采用rs-485，lvds(low-voltage differential signaling，低电压差分信号)或rs-422接口等。
55.第一主时钟计数单元11、第二主时钟计数单元21和第三主时钟计数单元31中的任意一个分别与自身所处的时钟模块中的接口单元通信连接。
56.第一接口单元13、第二接口单元23和第三接口单元33中的任意一个分别与另外两个接口单元通信连接。
57.第一mcu12、第二mcu22和第三mcu32中的任意一个分别与自身所处的时钟模块中的接口单元和主时钟计数单元通信连接。
58.第一主时钟计数单元11、第二主时钟计数单元21和第三主时钟计数单元31中的任意一个用于分别以预设频率向自身所处的时钟模块中的接口单元发送同步脉冲，并在发送
同步脉冲后重新计数。具体地，在本实施例中，第一主时钟计数单元11、第二主时钟计数单元21和第三主时钟计数单元31的型号相同，可以是32位递增计数器，发出同步脉冲的预设频率可以是1000hz，当计数器的计数值大于1ms所对应的计数值时，计数器的计数值会自动清零，重新计数，所以，该计数器会一直运行下去并产生精确的毫秒定时。
59.第一接口单元13、第二接口单元23和第三接口单元33中的任意一个用于根据接收的同步脉冲生成对应的同步协议帧，并将生成的同步协议帧发送至另外两个接口单元。
60.第一接口单元13、第二接口单元23和第三接口单元33中的任意一个还用于将接收的同步协议帧发送至自身所处的时钟模块中的mcu。
61.如图1所示，第一时钟模块1还包括第一从时钟计数单元14和第二从时钟计数单元15，第二时钟模块2还包括第三从时钟计数单元24和第四从时钟计数单元25，第三时钟模块3还包括第五从时钟计数单元34和第六从时钟计数单元35。
62.第一接口单元13、第二接口单元23和第三接口单元33中的任意一个还分别与自身所处的时钟模块中的两个从时钟计数单元通信连接。
63.第一接口单元13、第二接口单元23和第三接口单元中33的任意一个还用于根据接收的两个同步协议帧生成对应的两个同步信号，并将两个同步信号分别发送至自身所处的时钟模块中的两个从时钟计数单元，以使两个从时钟计数单元从预设计数值重新计数。具体地，在本实施例中，第一从时钟计数单元14、第二从时钟计数单元15、第三从时钟计数单元24、第四从时钟计数单元25、第五从时钟计数单元34、第六从时钟计数单元35的型号相同，也可以是32位递增计数器。当从时钟计数单元接收到同步信号时，该计数器会清零，并重新开始计数，如果一直没有接收到同步信号，该计数器会一直计数到十六进制ffffffff并停止计数，此时，该计数器的值即为十六进制ffffffff。从时钟计数单元在接收同步信号后，从预设计数值开始重新计数，是为了修正从主时钟计数单元发送同步脉冲到从时钟计数单元接收到同步信号之间的延时，该延时是已知的，可以被修正，从而获得精准的同步时钟。
64.如图1所示，第一mcu12、第二mcu22和第三mcu32中的任意一个还与自身所处的时钟模块中的两个从时钟计数单元通信连接。
65.如图2所示，具体地，在本实施例中，第一mcu12、第二mcu22和第三mcu32中的任意一个将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值的步骤包括：
66.s101、读取自身所处的时钟模块中的主时钟计数单元的计数值。
67.s102、在主时钟计数单元的计数值达到预设数值时，读取目标从时钟计数单元的计数值作为更新数值，目标从时钟计数单元为接收根据优先级较高的同步协议帧生成的同步信号的从时钟计数单元。
68.s103、控制主时钟计数单元从更新数值重新计数。
69.具体地，在本实施例中，第一接口单元生成的同步协议帧包括第一时钟模块品质等级码和第一时钟模块优先级码，第二接口单元生成的同步协议帧包括第二时钟模块品质等级码和第二时钟模块优先级码，第三接口单元生成的同步协议帧包括第三时钟模块品质等级码和第三时钟模块优先级码。在本实施例中，时钟模块品质等级码在时钟模块内部根据具体时钟模块功能的故障分析被预先定义，用于评价时钟模块的可靠性。时钟模块优先
级码是根据每个时钟模块的单元地址来定的，被预先分配给三个时钟模块，时钟模块优先级码的存在可以尽量避免在不同模块的时钟模块品质等级码相同的情况下，不知道决定哪个时钟模块为主时钟模块，发生抢夺事件，造成决定时间过长。
70.如图3所示，具体地，在本实施例中，第一mcu12、第二mcu22和第三mcu32中的任意一个根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块的步骤包括：
71.s201、判断自身所处的时钟模块的时钟模块品质等级码是否同时大于另外两个时钟模块发送的同步协议帧中的时钟模块品质等级码；若是，则执行s202，若否，则执行s203。
72.s202、确定自身所处的时钟模块为主时钟模块。
73.s203、判断自身所处的时钟模块的模块品质等级码是否小于另外两个时钟模块发送的同步协议帧中的时钟模块品质等级码中的任意一个；若小于，则执行s204，若不小于，则执行s205。
74.s204、确定自身所处的时钟模块为从时钟模块。
75.s205、判断自身所处的时钟模块的时钟模块品质等级码和另外两个时钟模块发送的同步协议帧中的时钟模块品质等级码是否同时相等；若相等，则执行s206，若不相等，则执行s207。
76.s206、判断自身所处的时钟模块的时钟模块优先级码是否大于另外两个时钟模块发送的同步协议帧中的时钟模块优先级码中的任意一个；若大于，则执行s202，若不大于，则执行s204。
77.s207、判断自身所处的时钟模块的时钟模块优先级码是否大于目标时钟模块发送的同步协议帧中的时钟模块优先级码，其中，目标时钟模块为另外两个时钟模块中时钟模块品质等级码与自身所处的时钟模块的时钟模块品质等级码相等的时钟模块；若大于，则执行s202，不大于，则执行s204。
78.具体地，在本实施例中，第一主时钟计数单元11、第二主时钟计数单元21和第三主时钟计数单元31中的任意一个与一个主快照寄存器和一个主max寄存器通信连接。主快照寄存器可以用来读取对应的主时钟计数单元的当前计数值。主max存器可以用来保存对应的主时钟计数单元在发出同步脉冲时计数值的最大值。
79.具体地，在本实施例中，第一从时钟计数单元14、第二从时钟计数单元15、第三从时钟计数单元24、第四从时钟计数单元25、第五从时钟计数单元34、第六从时钟计数单元35中的任意一个分别与一个从快照寄存器和一个从max寄存器通信连接。从快照寄存器可以用来读取对应的从时钟计数单元的当前计数值，从max寄存器可以用来保存对应的从时钟计数单元在接收到同步时钟时计数值的最大值。
80.本实施例中的寄存器的位数与本实施例中的主时钟计数单元和从时钟计数单元的位数相匹配，当本实施例中的主时钟计数单元为32位递增计数器时，主快照寄存器和主max寄存器也为32位寄存器，当本实施例中的从时钟计数单元为32位递增计数器时，从快照寄存器和从max寄存器也为32位寄存器。
81.具体地，在本实施例中，第一mcu12、第二mcu22和第三mcu32中的任意一个可以通过读取自身所处时钟模块中的主快照寄存器和主max寄存器的数值，判断自身所处的时钟模块中的主时钟计数单元的工作状态。主时钟计数单元在发出同步脉冲时，会同时发送一
个毫秒脉冲至位于同个时钟模块的mcu，mcu在接收到毫秒脉冲后，会读取位于同个时钟模块的主快照寄存器和主max寄存器此时的数值，当主快照寄存器的数值和主max寄存器的数值之间的差值在预设范围内时，则确定主时钟计数单元工作状态正常，当主快照寄存器的数值和主max寄存器的数值之间的差值不在预设范围内时，则确定主时钟计数单元工作状态不正常。
82.具体地，在本实施例中，第一mcu12、第二mcu22和第三mcu32中的任意一个可以通过读取自身所处的时钟模块的从快照寄存器和从max寄存器的数值，判断另外两个时钟模块的工作状态是否正常，如果判断得到某个时钟模块的工作状态不正常，则在这个周期忽略那个时钟模块发出的同步协议帧，等待下个周期。用第一mcu12举例，在第一从时钟计数单元14接收到同步信号后，第一mcu12会读取与第一从时钟计数单元14通信连接的从快照寄存器和从max寄存器此时的数值，当从快照寄存器的数值和从max寄存器的数值之间的差值在预设范围内时，则确定目标主时钟计数单元工作状态正常，当从快照寄存器的数值和从max寄存器的数值之间的差值不在预设范围内时，则确定与第一从时钟计数单元14通信连接的时钟模块的工作状态不正常，可能受到干扰导致通讯出错。
83.如图4所示，具体地，在本实施例中，第一mcu12、第二mcu22和第三mcu32中的任意一个判断另外两个时钟模块发送的同步协议帧的优先级的步骤包括：
84.s301、判断另外两个时钟模块中的一个发送的同步协议帧中的时钟模块品质等级码的大小是否大于另外两个时钟模块中的另一个发送的同步协议帧中的时钟模块品质等级码的大小；若是，则执行s302，若否，则执行s303。
85.s302、确定前者发送的同步协议帧的优先级较高。
86.s303、判断另外两个时钟模块中的一个发送的同步协议帧中的时钟模块优先级码的大小是否大于另外两个时钟模块中的另一个发送的同步协议帧中的时钟模块优先级码的大小；若是，则执行s302。
87.本实施例提供了一种三模冗余时钟同步设备，该设备在原主时钟模块出现故障导致权限降级时，能够决定出新的主时钟模块，对从时钟模块进行时钟同步，提高了三模冗余系统中时钟同步的稳定性。
88.实施例2
89.本实施例提供了一种三模冗余时钟同步方法，该三模冗余时钟同步方法应用于实施例1中的三模冗余时钟同步设备，如图5所示，该三模冗余时钟同步方法包括：
90.s401、通过第一时钟模块、第二时钟模块和第三时钟模块中的任意一个分别发送同步协议帧至另外两个时钟模块。
91.s402、通过第一mcu、第二mcu和第三mcu中的任意一个根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块；若否，则执行s403。
92.s403、判断另外两个时钟模块发送的同步协议帧的优先级，并将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值。
93.本实施例提供了一种三模冗余时钟同步方法，该方法在原主时钟模块出现故障导致权限降级时，能够决定出新的主时钟模块，对从时钟模块进行时钟同步，提高了三模冗余系统中时钟同步的稳定性。
94.实施例3
95.图6为本发明实施例3提供的一种电子设备的结构示意图。包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现前述实施例2的三模冗余时钟同步方法。图6显示的电子设备40仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
96.电子设备40可以以通用计算设备的形式表现，例如其可以为服务器设备。电子设备40的组件可以包括但不限于：上述至少一个处理器41、上述至少一个存储器42、连接不同系统组件(包括存储器42和处理器41)的总线43。
97.总线43包括数据总线、地址总线和控制总线。
98.存储器42可以包括易失性存储器，例如随机存取存储器(ram)421和/或高速缓存存储器422，还可以进一步包括只读存储器(rom)423。
99.存储器42还可以包括具有一组(至少一个)程序模块424的程序/实用工具425，这样的程序模块424包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
100.处理器41通过运行存储在存储器42中的计算机程序，从而执行各种功能应用以及数据处理，例如本发明实施例2的三模冗余时钟同步方法。
101.电子设备40也可以与一个或多个外部设备44(例如键盘、指向设备等)通信。这种通信可以通过输入/输出(i/o)接口45进行。并且，模型生成的设备40还可以通过网络适配器36与一个或者多个网络(例如局域网(lan)，广域网(wan)和/或公共网络，例如因特网)通信。如图所示，网络适配器46通过总线43与模型生成的设备40的其它模块通信。应当明白，尽管图中未示出，可以结合模型生成的设备40使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、raid(磁盘阵列)系统、磁带驱动器以及数据备份存储系统等。
102.应当注意，尽管在上文详细描述中提及了电子设备的若干单元/模块或子单元/模块，但是这种划分仅仅是示例性的并非强制性的。实际上，根据本发明的实施方式，上文描述的两个或更多单元/模块的特征和功能可以在一个单元/模块中具体化。反之，上文描述的一个单元/模块的特征和功能可以进一步划分为由多个单元/模块来具体化。
103.实施例4
104.本发明还提供一种计算机可读介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现前述实施例2的三模冗余时钟同步方法。
105.其中，可读存储介质可以采用的更具体可以包括但不限于：便携式盘、硬盘、随机存取存储器、只读存储器、可擦拭可编程只读存储器、光存储器件、磁存储器件或上述的任意合适的组合。
106.在可能的实施方式中，本发明还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行实现实施例2的三模冗余时钟同步方法。
107.其中，可以以一种或多种程序设计语言的任意组合来编写用于执行本发明的程序代码，所述程序代码可以完全地在用户设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户设备上部分在远程设备上执行或完全在远程设备上执行。
108.虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。