芯片自适应校验重传的方法、系统、存储介质、及设备与流程

1.本发明涉及芯片技术领域，具体涉及一种互联芯片自适应并行crc校验重传的方法、系统、存储介质及设备。


背景技术：

2.随着集成电路技术的快速发展及在视频、图像处理等领域的高带宽高性能需求的不断提升，多处理器技术受到越来越多的关注，然而处理器数目的增多也直接加大了各个处理器之间信息交互的复杂度，互联芯片作为一种连接不同处理器维护全局系统数据访存一致性等的技术手段得到深入研究。目前互联芯片多为固定系统定制，带宽局限于系统带宽一般比较固定，当系统带宽需求提升时，互联芯片架构需要重构，因此需要设计一种带宽可扩展的互联芯片来满足多处理器互联传输带宽不断增大的需求。crc（cyclic redundancy check，循环冗余校验）作为一种有效的错误检测手段可以发现传输过程中出现的多位错误，并将结果反馈给发送端为数据重传提供依据，从而保证系统的可靠稳定。
3.互联芯片为多处理器之间信息的交互提供了数据通道，crc作为一种有效的错误检测手段可以发现传输过程中出现的多位错误并反馈给发送端从而通过数据重传来保证系统数据链路可靠，当系统带宽需求增大处理器数目增多时，往往需要对互联芯片架构进行重构，相应的crc检测重传逻辑也要进行对应修改，缺少通用性，不能很好的满足带宽可扩展的需求。
4.现有的互联芯片crc检测重传逻辑受限于处理器速率和数目等信息，一般系统架构确定后相应的crc检测重传逻辑也固定下来，不能随着系统带宽的可扩展性而动态调整，缺乏通用性，另外，crc校验重传逻辑的每次修改也增加了项目开发周期，增加了成本。
5.因此，针对问题，需要提出一种更优的互联芯片自适应并行crc校验重传模式，以针对带宽可扩展的互联芯片设计实现一种自适应crc校验重传方法来保证系统数据的可靠传输。


技术实现要素：

6.有鉴于此，本发明的目的在于提出一种改进的互联芯片自适应并行crc校验重传的方法、系统、存储介质及设备，以针对带宽可扩展的互联芯片设计实现一种自适应crc校验重传方法来保证系统数据的可靠传输基于上述目的，一方面，本发明提供了一种互联芯片自适应并行crc校验重传的方法，其中该方法包括以下步骤：在芯片架构设计中设置自适应并行crc校验模块、数据缓存模块、重传检测模块、发送处理模块和接收处理模块；将数据输入所述自适应并行crc校验模块以根据系统带宽对输入的数据进行位宽调整和自适应并行crc校验获得校验数据，并同时输入所述数据缓存模块进行缓存；将所述输入的数据和所述校验数据合并为合并数据并通过所述发送处理模块发
送至对端；以及在接收到所述对端返回的响应数据时，从对应的所述数据缓存模块取出对应数据并重新送入所述自适应并行crc校验模块进行crc校验和重传。
7.在根据本发明的互联芯片自适应并行crc校验重传的方法的一些实施例中，所述自适应并行crc校验模块根据系统带宽对输入的数据进行位宽调整和自适应并行crc校验获得校验数据包括以下步骤：在所述自适应并行crc校验模块中设置配置寄存器组模块、位宽调整模块和crc校验逻辑模块；通过所述配置寄存器组模块接收系统配置信息，并向所述位宽调整子模块和所述crc校验逻辑子模块发送系统带宽寄存器信息；通过所述位宽调整模块根据所述系统带宽寄存器信息对所述输入数据的位宽进行匹配调整；通过所述crc校验逻辑模块对所述输入数据进行crc校验。
8.在根据本发明的互联芯片自适应并行crc校验重传的方法的一些实施例中，在所述crc校验逻辑模块内部预置多个crc校验产生模块用于不同位宽数据的并行crc校验功能，并根据所述系统带宽寄存器信息选通所述多个crc校验产生模块中的一个crc校验模块对所述位宽调整模块输出的数据进行crc校验。
9.在根据本发明的互联芯片自适应并行crc校验重传的方法的一些实施例中，所述自适应并行crc校验模块根据系统带宽对输入的数据进行位宽调整和自适应并行crc校验获得校验数据还包括以下步骤：在所述自适应并行crc校验模块中还设置注错逻辑模块；通过所述配置寄存器组模块向所述注错逻辑模块发送注错逻辑控制信息，以所述合并数据发送至所述对端前对通过所述crc校验的数据进行注错。
10.在根据本发明的互联芯片自适应并行crc校验重传的方法的一些实施例中，在所述位宽调整模块内部设置一个特定深度的数据缓存队列对所述输入数据进行缓存，根据系统带宽寄存器信息从所述数据缓存队列依次读取相应位宽的数据输出至所述crc校验逻辑模块。
11.在根据本发明的互联芯片自适应并行crc校验重传的方法的一些实施例中，所述多个crc校验产生模块中的每个crc校验产生模块利用串行移位寄存器法推导出每个crc校验产生模块中的多个校验子模块的并行crc产生，以获得最终的crc校验值。
12.本发明的另一方面，还提供了一种互联芯片自适应并行crc校验重传的系统，其中包括：接收处理模块，该接收处理模块用于接收输入的数据；数据缓存模块，该数据缓存模块用于缓存所述输入的数据；自适应并行crc校验模块，该自适应并行crc校验模块用于根据系统带宽对所述输入的数据进行位宽调整和自适应并行crc校验获得校验数据；发送处理模块，该发送处理模块用于将所述输入的数据和所述校验数据合并为合并数据并通过所述发送处理模块发送至对端；以及重传检测模块，该重传检测模块用于在接收到所述对端返回的响应数据时，从对
应的所述数据缓存模块取出对应数据并重新送入所述自适应并行crc校验模块进行crc校验和重传。
13.在根据本发明的互联芯片自适应并行crc校验重传的系统的一些实施例中，所述自适应并行crc校验模块包括配置寄存器组模块、位宽调整模块和crc校验逻辑模块，所述配置寄存器组模块用于接收系统配置信息，并向所述位宽调整子模块和所述crc校验逻辑子模块发送系统带宽寄存器信息，所述位宽调整模块用于根据所述系统带宽寄存器信息对所述输入的数据的位宽进行匹配调整，并且所述crc校验逻辑模块用于对所述输入的数据进行crc校验。
14.在根据本发明的互联芯片自适应并行crc校验重传的系统的一些实施例中，所述crc校验逻辑模块包括多个crc校验产生模块，用于不同位宽数据的并行crc校验，并且所述crc校验逻辑模块根据所述系统带宽寄存器信息选通所述多个crc校验产生模块中的一个crc校验模块对所述位宽调整模块输出的数据进行crc校验。
15.在根据本发明的互联芯片自适应并行crc校验重传的系统的一些实施例中，所述自适应并行crc校验模块还包括注错逻辑模块，所述注错逻辑模块根据所述配置寄存器组模块发送的注错逻辑控制信息，在所述合并数据发送至所述对端前对通过所述crc校验的数据进行注错。
16.在根据本发明的互联芯片自适应并行crc校验重传的系统的一些实施例中，所述位宽调整模块内部设置一个特定深度的数据缓存队列，以对所述输入数据进行缓存，根据所述系统带宽寄存器信息从所述数据缓存队列依次读取相应位宽的数据输出至所述crc校验逻辑模块。
17.在根据本发明的互联芯片自适应并行crc校验重传的系统的一些实施例中，所述多个crc校验产生模块中的每个crc校验产生模块利用串行移位寄存器法推导出每个crc校验产生模块中的多个校验子模块的并行crc产生，以获得最终的crc校验值。
18.本发明的再一方面，还提供了一种计算机可读存储介质，存储有计算机程序指令，该计算机程序指令被执行时实现上述任一项根据本发明的互联芯片自适应并行crc校验重传的方法。
19.本发明的又一方面，还提供了一种计算机设备，包括存储器和处理器，该存储器中存储有计算机程序，该计算机程序被处理器执行时执行上述任一项根据本发明的互联芯片自适应并行crc校验重传的方法。
20.本发明至少具有以下有益技术效果：本发明提出了一种互联芯片自适应并行crc校验重传方法，当系统传输带宽变化时，无需每次都要重新修改校验逻辑来适配系统当前的带宽需求，而是通过自适应调整数据位宽进行并行crc校验重传来保证系统数据的可靠传输功能，该自适应并行crc校验方法既增强了通用性，也大大提高了开发的效率，降低了成本。
附图说明
21.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
22.在图中：图1示出了根据本发明的互联芯片自适应并行crc校验重传的方法的示意图；图2示出了根据本发明的互联芯片自适应并行crc校验重传的方法中位宽调整流程的一个实施例的示意性框图；图3示出了根据本发明的互联芯片自适应并行crc校验重传的方法中crc校验产生模块的一个实施例的示意性框图；图4示出了根据本发明的互联芯片自适应并行crc校验重传的方法的一个实施例的串行移位寄存器法crc生成原理的示意图；图5示出了根据本发明的互联芯片自适应并行crc校验重传的方法的一个实施例的16位串行移位寄存器法crc生成原理的示意图；图6示出了根据本发明的互联芯片自适应并行crc校验重传的系统的实施例的示意性框图；图7示出了根据本发明的互联芯片自适应并行crc校验重传的系统应用于互联芯片系统的一个实施例的示意性框图；图8示出了根据本发明的互联芯片自适应并行crc校验重传的系统中自适应并行crc校验模块的一个实施例的示意性框图；图9示出了根据本发明的实现互联芯片自适应并行crc校验重传的方法的计算机可读存储介质的实施例的示意图；图10示出了根据本发明的实现互联芯片自适应并行crc校验重传的方法的计算机设备的实施例的硬件结构示意图。
具体实施方式
23.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
24.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。
25.简单地说，本发明提出了一种互联芯片自适应并行crc校验重传模式，通过在互联芯片内部设计一自适应并行crc校验产生模块，自适应并行crc校验模块可以根据系统带宽对输入的数据进行位宽调整和自适应并行crc校验，然后将原始输入数据和校验数据合并发送到发送处理模块统一发到对端实现数据交互，自适应并行crc校验模块还可以将重传检测模块产生的响应数据进行校验发送到对端以实现对端数据缓存模块的数据重传功能，从而保证系统数据传输的可靠性。
26.具体而言，本发明的第一方面，提供了一种互联芯片自适应并行crc校验重传的方法100。图1示出了根据本发明的互联芯片自适应并行crc校验重传的方法的实施例的示意
性框图。在如图1所示的实施例中，该方法包括：步骤s110：在芯片架构设计中设置自适应并行crc校验模块、数据缓存模块、重传检测模块、发送处理模块和接收处理模块；步骤s120：将数据输入自适应并行crc校验模块以根据系统带宽对输入的数据进行位宽调整和自适应并行crc校验获得校验数据，并同时输入数据缓存模块进行缓存；步骤s130：将输入的数据和校验数据合并为合并数据并通过发送处理模块发送至对端；步骤s140：在接收到对端返回的响应数据时，从对应的数据缓存模块取出对应数据并重新送入自适应并行crc校验模块进行crc校验和重传。
27.在根据本发明的互联芯片自适应并行crc校验重传的方法100的一些实施例中，步骤s120包括以下步骤：步骤s1201：在自适应并行crc校验模块中设置配置寄存器组模块、位宽调整模块和crc校验逻辑模块；步骤s1202：通过配置寄存器组模块接收系统配置信息，并向位宽调整子模块和crc校验逻辑子模块发送系统带宽寄存器信息；步骤s1203：通过位宽调整模块根据系统带宽寄存器信息对输入的数据的位宽进行匹配调整；步骤s1204：通过crc校验逻辑模块对输入的数据进行crc校验。
28.配置寄存器组模块可以包括若干个控制寄存器，例如用于发送系统带宽寄存器信息的系统带宽寄存器、下文所述的用于发送注错逻辑控制信息的注错逻辑控制寄存器等。这些寄存器可由系统配置模块通过配置接口进行配置，从而实现系统带宽适配、注错逻辑开启实现等功能。
29.在根据本发明的互联芯片自适应并行crc校验重传的方法100的一些实施例中，步骤s1204具体包括在crc校验逻辑模块内部预置多个crc校验产生模块，用于不同位宽数据的并行crc校验，并根据系统带宽寄存器信息选通多个crc校验产生模块中的一个crc校验模块对位宽调整模块输出的数据进行crc校验。
30.根据本发明的互联芯片自适应并行crc校验重传的方法100的上述实施例，通过预置多个并行crc校验产生模块来对不同系统带宽时的数据进行匹配校验，每个并行crc产生模块的校验产生方法通过串行移位寄存器的并行转化逻辑推导得出，可以在一个时钟内完成当前不同位宽数据的crc校验，并通过配置寄存器自适应选通出对应的并行crc校验产生模块来适配当前系统带宽。
31.在根据本发明的互联芯片自适应并行crc校验重传的方法100的一些实施例中，步骤s120还包括以下步骤：步骤s1206：在自适应并行crc校验模块中还设置注错逻辑模块；步骤s1207：通过配置寄存器组模块向注错逻辑模块发送注错逻辑控制信息，在合并数据发送至对端前对通过crc校验的数据进行注错。
32.注错逻辑模块主要完成对经过crc校验后的数据在发送前进行注错，可以在设计仿真阶段模拟物理传输过程中可能出现的错误，从而加快系统的重传功能调试，其使能控制信号来自系统配置，注错逻辑的实现采用对对应位的数据进行取反来实现，具体对哪一
位数据或者哪几位数据注错由系统通过配置寄存器来控制，提高了重传功能的开发调试效率。
33.在根据本发明的互联芯片自适应并行crc校验重传的方法100的一些实施例中，在步骤s1203中，在位宽调整模块内部设置一个特定深度的数据缓存队列对输入的数据进行缓存，根据系统带宽寄存器信息从数据缓存队列依次读取相应位宽的数据输出至crc校验逻辑模块。
34.图2示出了根据本发明的互联芯片自适应并行crc校验重传的方法中位宽调整流程的一个实施例的示意性框图。如图2所示，位宽调整模块内部设计一个m深度的数据缓存队列对输入的数据进行缓存。根据系统带宽寄存器的信息获取当前对应的系统带宽，然后根据系统带宽信息从数据缓存队列依次读取相应位宽的数据输出到后级crc校验逻辑模块。图2以最大系统带宽的一半为，当输入是k位（k为偶数）数据，经过数据缓存队列缓存并按高位数据在前的原则处理后，输出k/2位的数据发送至crc校验逻辑模块。
35.在根据本发明的互联芯片自适应并行crc校验重传的方法100的一些实施例中，在步骤s1204中，多个crc校验产生模块中的每个crc校验产生模块利用串行移位寄存器法推导出每个crc校验产生模块中的多个校验子模块的并行crc产生，以获得最终的crc校验值。
36.图3示出了根据本发明的互联芯片自适应并行crc校验重传的方法中crc校验产生模块的一个实施例的示意性框图。crc校验逻辑模块作为核心校验逻辑，主要完成根据系统带宽寄存器信息选通出对应当前位宽的crc校验产生模块。每一个crc校验产生模块的示意图如图3所示，输入数据分别输入校验子模块a和校验子模块b进行并行crc产生，其中校验子模块a和校验子模块b选用不同的生成多项式。经校验子模块a后输出的校验数据与经校验子模块b后输出的延时一拍的数据相异或得到当前时刻的crc校验数据。当前时刻的crc校验数据和当前输入的原始数据合并处理后输出到后级模块，同时当前时刻的crc校验数据延时一拍后送入校验子模块a和校验子模块b用于下一个数据的并行crc产生。
37.校验子模块a和校验子模块b的并行crc产生可由图4所示的串行移位寄存器法推导得出，设有r个一位的寄存器ri，串行的输入序列与r
r-1
相异或后分别送入其余寄存器前，并与其前一级寄存器相异或得出。是否作异或处理取决于当前生成多项式的系数gi，当gi的值为1作异或后作为当前寄存器的新值，当gi的值为0不作异或处理直接接收其前一个寄存器的值。如此反复移位当前输入数据的位宽次后最后剩余的r个移位寄存器值即为最终的crc校验值。以16位crc的生成多项式1+x5+x
12
+x
16
为例，即图4中仅有g0、g5、g
12
的值为1，其余gi的值为0，示意图如图5所示，当输入位宽为176位时，需要将176位数据高位在前串行移位176次才可以等价得到并行一次输入176位时的crc值，结合图5原理利用迭代法可以得到每个寄存器移位176次后的值，以r0为例推导过程如下式所示，
其中表示移位176后r0的值，、、、、、、、表示输入当前176位数据前一次数据得出的crc相应位寄存器的值，表示输入数据对应位的值，其余寄存器位的值可以类似得出，由此最终可以得到并行一次输入176位数据的crc校验运算逻辑，不同带宽下输入数据位宽不同，推导逻辑原理一致。
38.下面描述根据本发明的一种互联芯片自适应并行crc校验重传的方法的应用例。应当注意，该实施例中提到的数字仅作为示例。在实践中，可以根据实际需要设定、改变这些数值。
39.（1）假设上电初始化默认系统带宽为最大值，输入数据设定为352位，对应物理层16条传输通道的情况。此时crc采用32位校验逻辑，根据系统带宽寄存器选择对应的32位并行crc校验产生模块对输入数据进行校验。352位的原始数据和32位的crc校验数据合并成384位发送到发送处理模块处理后通过16条物理通道传输到对端。
40.（2）若系统配置系统带宽寄存器将系统带宽降为一半，此时352位输入数据根据位宽调整模块转成176位数据，此时crc采用16位校验逻辑。根据系统带宽寄存器选择对应的16位并行crc校验产生模块对输入数据进行校验。176位的原始数据和16位的crc校验数据合并成192位发送到发送处理模块处理后通过8条物理通道传输到对端。此时可将另外的8条物理传输通道关闭，达到降低功耗的目的。
41.（3）当系统带宽再次调整时，通过系统带宽寄存器获取当前对应的带宽，并通过位宽调整模块对输入数据进行调整再选取对应的crc并行校验模块对数据进行校验然后通过对应的物理通道发送到对端。
42.（4）当注错逻辑模块使能控制信号有效（配置寄存器组模块发送注错逻辑控制信息）时，先对crc校验后的数据进行注错处理，然后将数据通过物理通道发送到对端。
43.（5）对端收到数据后先进行接收处理和重传检测，通过对接收数据进行crc校验发现数据出错后会通过发送响应数据的方式回传给发送端。
44.（6）发送端接收到响应数据包后得知传输错误，从对应的数据缓存模块取出对应数据进行重传，从而保证整个数据链路的可靠。
45.根据本发明的互联芯片自适应并行crc校验重传方法，通过配置寄存器获取当前
系统带宽并对数据位宽调整适配，再进行自适应并行crc校验重传来保证系统数据的可靠传输，且注错逻辑的增加加快了重传功能的调试开放进度。该方法避免了当需求改变时需要重新设计系统架构并进行校验逻辑编码来适配系统的带宽变化，既增强了通用性，也大大提高了开发的效率，降低了成本。
46.本发明的第二方面，还提供了一种互联芯片自适应并行crc校验重传的系统20。图6示出了根据本发明的互联芯片自适应并行crc校验重传的系统20的实施例的示意性框图。如图6所示，该系统包括：接收处理模块21，该接收处理模块21用于接收输入的数据；数据缓存模块22，该数据缓存模块22用于缓存输入的数据；自适应并行crc校验模块23，该自适应并行crc校验模块23用于根据系统带宽对输入的数据进行位宽调整和自适应并行crc校验获得校验数据；发送处理模块24，该发送处理模块24用于将输入的数据和校验数据合并为合并数据并通过发送处理模块24发送至对端；以及重传检测模块25，该重传检测模块25用于在接收到对端返回的响应数据时，从对应的数据缓存模块取出对应数据并重新送入自适应并行crc校验模块23进行crc校验和重传。
47.具体地，自适应并行crc校验模块23可以接收输入数据并和数据缓存模块22相连。数据缓存模块22可以根据重传检测模块25产生的重传信息将缓存数据重新送入自适应并行crc校验模块23进行crc校验并发送到对端，同时重传检测模块25产生的响应数据也送入自适应并行crc校验模块23进行crc校验后发送到对端，据此可以实现对端数据链路的重传功能。
48.在根据本发明的互联芯片自适应并行crc校验重传的系统200的一些实施例中，自适应并行crc校验模块23包括配置寄存器组模块231、位宽调整模块232和crc校验逻辑模块233。配置寄存器组模块231用于接收系统配置信息，并向位宽调整子模块和crc校验逻辑子模块发送系统带宽寄存器信息。位宽调整模块232用于根据系统带宽寄存器信息对输入的数据的位宽进行匹配调整。crc校验逻辑模块233用于对输入的数据进行crc校验。
49.具体地，crc校验逻辑模块可在内部预置n（n为大于1的自然数）个crc校验产生模块，可以实现不同位宽数据的并行crc校验功能，并根据寄存器信息配置mux选通一个作为最终的crc校验模块对位宽调整模块输出的数据进行校验。
50.在根据本发明的互联芯片自适应并行crc校验重传的系统200的一些实施例中，crc校验逻辑模块233包括多个crc校验产生模块，用于不同位宽数据的并行crc校验，并且crc校验逻辑模块233根据系统带宽寄存器信息选通多个crc校验产生模块中的一个crc校验模块对位宽调整模块232输出的数据进行crc校验。
51.在根据本发明的互联芯片自适应并行crc校验重传的系统200的一些实施例中，自适应并行crc校验模块23还包括注错逻辑模块234，该注错逻辑模块234根据配置寄存器组模块231发送的注错逻辑控制信息，在合并数据发送至对端前对通过crc校验的数据进行注错。
52.注错逻辑模块234根据使能控制信号（配置寄存器组模块231发送的注错逻辑控制信息）决定是否开启对crc校验后的数据进行注错，从而可以加快重传功能的仿真验证。
53.在根据本发明的互联芯片自适应并行crc校验重传的系统200的一些实施例中，位宽调整模块232内部设置一个特定深度的数据缓存队列，以对输入数据进行缓存，根据系统带宽寄存器信息从数据缓存队列依次读取相应位宽的数据输出至crc校验逻辑模块233。
54.在根据本发明的互联芯片自适应并行crc校验重传的系统200的一些实施例中，多个crc校验产生模块中的每个crc校验产生模块利用串行移位寄存器法推导出每个crc校验产生模块中的多个校验子模块的并行crc产生，以获得最终的crc校验值。
55.本发明实施例的第三个方面，还提供了一种计算机可读存储介质，图9示出了根据本发明实施例提供的互联芯片自适应并行crc校验重传的方法的计算机可读存储介质的示意图。如图9所示，计算机可读存储介质300存储有计算机程序指令310，该计算机程序指令310可以被处理器执行。该计算机程序指令310被执行时实现上述任意一项实施例的方法。
56.应当理解，在相互不冲突的情况下，以上针对根据本发明的互联芯片自适应并行crc校验重传的方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的互联芯片自适应并行crc校验重传的系统和存储介质。
57.本发明实施例的第四个方面，还提供了一种计算机设备400，包括存储器420和处理器410，该存储器中存储有计算机程序，该计算机程序被该处理器执行时实现上述任意一项实施例的方法。
58.如图10所示，为本发明提供的执行互联芯片自适应并行crc校验重传的方法的计算机设备的一个实施例的硬件结构示意图。以如图10所示的计算机设备400为例，在该计算机设备中包括一个处理器410以及一个存储器420，并还可以包括：输入装置430和输出装置440。处理器410、存储器420、输入装置430和输出装置440可以通过总线或者其他方式连接，图10中以通过总线连接为例。输入装置430可接收输入的数字或字符信息，以及产生与互联芯片自适应并行crc校验重传的有关的信号输入。输出装置440可包括显示屏等显示设备。
59.存储器420作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本技术实施例中的资源监控方法对应的程序指令/模块。存储器420可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储资源监控方法的使用所创建的数据等。此外，存储器420可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器420可选包括相对于处理器410远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
60.处理器410通过运行存储在存储器420中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的资源监控方法。
61.本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
62.最后需要说明的是，本文的计算机可读存储介质（例如，存储器）可以是易失性存
储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器（rom）、可编程rom（prom）、电可编程rom（eprom）、电可擦写可编程rom（eeprom）或快闪存储器。易失性存储器可以包括随机存取存储器（ram），该ram可以充当外部高速缓存存储器。作为例子而非限制性的，ram 可以以多种形式获得，比如同步ram（dram）、动态ram（dram）、同步dram（sdram）、双数据速率sdram（ddr sdram）、增强sdram（esdram）、同步链路dram（sldram）、以及直接rambus ram（drram）。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
63.结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器（dsp）、专用集成电路（asic）、现场可编程门阵列（fpga）或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp和/或任何其它这种配置。
64.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
65.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
66.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。