一种AGC控制环路及其接收通路的制作方法

一种agc控制环路及其接收通路
技术领域
1.本发明涉及自动增益控制技术领域，具体涉及一种agc控制环路及其接收通路。


背景技术：

2.在微波及射频接收通路中，面对接收输入信号幅度非常大的动态范围，需要将相对稳定且合适幅度的中频信号输出至后端模数转换器，此时需要用到agc技术。
3.自动增益控制(agc，automatic gain control)是指使放大电路的增益自动地随信号强度而调整的自动控制方法。实现这种功能的电路简称agc控制环路。agc控制环路是闭环电子电路，是一个负反馈系统，它可以分成增益受控放大电路和控制电压形成电路两部分。增益受控放大电路位于正向放大通路，其增益随控制电压而改变。
4.一般的agc实现方案如图1所示，该agc方案在中频输出处检波，得到中频输出幅度，再通过模拟电路，如积分比较运算放大器，得到agc控制电压来控制接收射频通路中的可控衰减器(如压控衰减器或可控增益放大器)，来自适应调整接收通路增益，以获得后端模数转换器所需的稳定且合适的中频输出幅度。
5.上述agc方案受限于接收通路中的滤波器时延特性，模拟agc处理的固定信号响应特性。传统的agc电路大都采用模拟电路,但由于模拟agc缺乏智能性，难以实现复杂的控制算法，且精度不高、调试复杂。在实际使用中会导致agc响应速度受限，无法兼顾快速响应与降低信号传输失真，以及难以适应复杂多样的信号调制方式。
6.现有技术存在以下问题：
7.接收通路中的agc控制环路受滤波器时延特性和模拟agc处理固定信号响应特性的影响，无法兼顾快速响应与降低信号传输失真。


技术实现要素：

8.本发明所要解决的技术问题是agc控制环路无法兼顾快速响应与降低信号传输失真，目的在于提供一种agc控制环路及其接收通路，解决agc控制环路无法兼顾快速响应与降低信号失真的问题。
9.本发明通过下述技术方案实现：
10.一种agc控制环路，包括信号通路部，所述信号通路部包括依次连接的第一数控衰减器、第一放大滤波部件、第二数控衰减器和第二放大滤波部件；数字agc检测模块，所述数字agc检测模块包括依次连接的检波器、模数转换器和fpga器件；其中，所述检波器连接所述第二放大滤波部件的信号输出端；所述fpga器件分别与所述第一数控衰减器的控制信号端和所述第二数控衰减器的控制信号端连接。
11.上述技术方案中，检波器与第二放大滤波部件的信号输出端连接，fpga器件与第一数控衰减器的控制信号端连接，第一数控衰减器、第一放大滤波部件、第二数控衰减器、第二放大滤波部件、检波器、模数转换器和fpga器件形成了一个agc控制环路。agc控制环路先对信号通路部输出的信号用检波器检波，然后使用模数转换器将检波器输出的信号转换
成数字信号送至fpga器件,利用fpga器件的高速并行处理的特性，快速计算所需的衰减控制值，同时对信号特性进行评估和判定，获得稳态的数控衰减器控制值，完成agc稳定控制流程。在使用fpga器件实现agc算法完成agc快速响应的同时，降低了信号传输失真。
12.进一步的，所述fpga器件包括数据处理单元、收敛判断单元、衰减控制值查询地址处理单元和衰减器值输出控制单元；所述数据处理单元与所述收敛判断单元连接，所述收敛判断单元与所述衰减控制值查询地址处理单元连接，所述衰减控制值查询地址处理单元与所述衰减器值输出控制单元连接。
13.进一步的，所述数据处理单元用于对检波电压进行采样并采样的检波电压进行数据抽取，并将数据抽取后的检波电压送入所述收敛判断单元。
14.进一步的，所述数据抽取包括一个基础倍率的抽取和一次由agc查表值设置倍率的抽取。
15.进一步的，所述收敛判断单元用于对数据抽取后的检波电压进行收敛判断，并将收敛判断的结果送入衰减控制值查询地址处理单元。
16.进一步的，所述衰减控制值查询地址处理单元用于根据收敛判断的结果进行数值运算，并将数值运算的结果作为agc收敛后的数控衰减器控制值的查询地址送入所述衰减器值输出控制单元。
17.进一步的，所述收敛判断单元和所述衰减控制值查询地址处理单元均包括积分滤波器。
18.进一步的，所述fpga器件设置有用于匹配不同的信号调制方式的时钟模块。
19.进一步的，所述模数转换器采用高速并行adc。
20.进一步的，一种接收通路，包括依次连接的射频信号通路、混频器和中频信号通路；
21.所述射频信号通路和所述中频信号通路均包括信号通路滤波器和agc控制环路。
22.从以上技术方案中可以看出，检波器与第二放大滤波部件的信号输出端连接，fpga器件与第一数控衰减器的控制信号端连接，第一数控衰减器、第一放大滤波部件、第二数控衰减器、第二放大滤波部件、检波器、模数转换器和fpga器件形成了一个agc控制环路。在信号通路中的射频信号通路形成了一个agc控制环路，在信号通路中的中频信号通路也形成了一个agc控制环路，射频信号通路中agc控制环路与中频信号通路中的agc控制环路形成双重agc控制环路，加快了信号通路的agc响应速度。
23.每个agc控制环路先对信号通路部输出的信号用检波器检波，然后使用模数转换器将检波器输出的信号转换成数字信号送至fpga器件,利用fpga器件的高速并行处理的特性，快速计算所需的衰减控制值，同时对信号特性进行评估和判定，获得稳态的数控衰减器控制值，完成agc稳定控制流程。在使用fpga器件实现agc算法完成agc快速响应的同时，降低了信号传输失真。
24.fpga器件实现数字agc算法主要通过信号抽取模块、衰减偏移值查找表、衰减运算模块、均值计算模块、衰减值查找表和判决模块。
25.经信号抽取模块过滤后的信号传输至衰减偏移值查找表中，从衰减偏移值查找表中对比查找到相对应的衰减偏移值，再通过衰减运算模块对衰减偏移值进行运算。在以上对传输的信号进行处理的模块中，衰减偏移值的查找采用了查找表结构，进一步加快了agc
控制环路的响应速度。
26.均值计算模块的信号输入端分别与衰减运算模块的输出端和信号抽取模块的输出端相连接。均值计算模块对衰减运算模块输出的控制衰减值和信号抽取模块输出的adc采样值做均值计算，得出实际的数控衰减值。衰减运算模块的输出端还连接有衰减值查找表，衰减运算模块在将控制衰减值向均值计算模块输出的同时也向衰减值查找表输出控制衰减值。通过控制衰减值在衰减值查找表中查找，最终得出该控制衰减值理论上的数控衰减值。均值计算模块和衰减运算模块并行运行，解决了传统模拟agc处理的固定信号响应特性，利用fpga器件并行处理的特性，加快了数字agc检测模块的处理速度，从而加快agc控制环路的响应速度。
27.均值计算模块分别取信号抽取模块的输出值和衰减运算模块的输出值进行平均值计算，以获取信号的平均功率与输出衰减值的均值。
28.判决模块根据均值计算模块计算出的实际电路中的信号平均功率与输出衰减值的均值，判决agc控制环路是否具备稳定输出条件或者跳出当前的稳定输出状态。从而获得稳态的数控衰减器控制值，完成agc稳定控制流程。其中，采用衰减值查找表的结构加快了agc控制环路的响应速度。
29.通过信号抽取模块、衰减运算模块和衰减偏移值查找表对模数转换器转换得到数字信号进行初步处理，再通过均值计算模块和衰减值查找表并行处理得到数控衰减值，再由判决模块对均值计算模块和衰减值查找表得到的数控衰减值进行评估、判决，最终的结果通过数字控制信号传输给第一数控衰减器和第二数控衰减器。利用均值计算模块稳定输出控制的功能，实现了兼顾快速agc响应特性与低信号传输失真的特性。
30.时钟模块可以通过调整处理时钟速率来调整调制方式以适应复杂多样的信号调制方式，从而解决了模拟agc处理模式固定，难以适应复杂多样的信号调制的问题。
31.数模转换器采用了高速并行adc，可以降低延时特性。
32.本发明与现有技术相比，具有如下的优点和有益效果：
33.本发明使用agc控制环路，采用了fpga实现agc算法，利用了fpga高速并行处理的特性加快接收通路的agc响应速度，同时降低信号传输失真。
附图说明
34.此处所说明的附图用来提供对本发明实施例的进一步理解，构成本技术的一部分，并不构成对本发明实施例的限定。在附图中：
35.图1为现有技术中的agc控制环路的结构示意图；
36.图2为本发明一实施例提供的agc控制环路的结构示意图。
37.图3为本发明一实施例提供的接收通路的结构示意图；
38.图4为本发明一实施例提供的fpga器件的结构示意图；
39.图5为本发明一实施例提供的数据处理单元的处理流程图；
40.图6为本发明一实施例提供的收敛判断单元的处理流程图；
41.图7为本发明一实施例提供的衰减控制值查询地址处理单元的处理流程图；
具体实施方式
42.为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
43.除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”“下”“左”“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可以相应地改变。
44.在以下描述中，为了提供对本发明的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的结构、电路、材料或方法。
45.实施例1
46.一般的agc实现方案如图1所示，该agc方案在中频输出处检波，得到中频输出幅度，再通过模拟电路，如积分比较运算放大器，得到agc控制电压来控制接收射频通路中的可控衰减器(如压控衰减器或可控增益放大器)，来自适应调整接收通路增益，以获得后端模数转换器所需的稳定且合适的中频输出幅度。该agc方案受限于接收通路中的滤波器时延特性，模拟agc处理的固定信号响应特性。在实际使用中会导致agc响应速度受限，无法兼顾快速响应与降低信号传输失真，以及难以适应复杂多样的信号调制方式。
47.为了解决agc控制环路无法兼顾快速响应与降低信号传输失真的问题，本实施例1提供一种agc控制环路，如图2所示，
48.一种agc控制环路包括信号通路部和数字agc检测模块两个部分。
49.其中，如图2所示，信号通路部包括依次连接的第一数控衰减器、第一放大滤波部件、第二数控衰减器和第二放大滤波部件。第一放大滤波部件和第二放大滤波部件实现放大器和滤波器的作用，本领域技术人员可以根据信道的实际需求进行改进，在此不做进一步描述。
50.数字agc检测模块代替了原agc实现方案中模拟agc，数字agc检测模块包括依次连接的检波器、模数转换器和fpga器件。
51.检波器与第二放大滤波部件的信号输出端连接，fpga器件与第一数控衰减器的控制信号端连接，第一数控衰减器、第一放大滤波部件、第二数控衰减器、第二放大滤波部件、检波器、模数转换器和fpga器件形成了一个agc控制环路。agc控制环路先对信号通路部输出的信号用检波器检波，然后使用模数转换器将检波器输出的信号转换成数字信号送至fpga器件，利用fpga器件的高速并行处理的特性，快速计算所需的衰减控制值，同时对信号特性进行评估和判定，获得稳态的数控衰减器控制值，完成agc稳定控制流程。在使用fpga器件实现agc算法完成agc快速响应的同时，降低了信号传输失真。其中，模数转换器采用高速并行adc。
52.fpga器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，fpga器件的逻辑是通过向内部静态存储单元加载编程信号来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与i/o间的连接方式，fpga器件所实现的功能和功能的顺序事先由编程设置好，使用fpga器件可以加快对数字信号的处理速度，进而加快agc控制环路的响应速度。
53.在一种可选实施例中，fpga器件包括数据处理单元、收敛判断单元、衰减控制值查询地址处理单元、衰减器值输出控制单元,其结构如图4所示。在本技术中，fpga器件的运行过程如下：通过采样射频包络，再配合查表进行运算，得出数控衰减器的控制量，调节衰减以达到agc环路的收敛。
54.进一步的，数据处理单元用于对检波电压进行采样并采样的检波电压进行数据抽取，并将数据抽取后的检波电压送入收敛判断单元。
55.进一步的，检波单元经过采样后，经过一次基础倍率的抽取，再由agc查表值设置不同的抽取倍率，再次抽取后，送入收敛判断单元进行处理。详细流程如图5所示，在参数初始化完成之后，使能采样时钟输出检波电压，由数据处理单元对检波电压进行一次基础倍率的抽取，同时进行采样点计数。在根据抽取倍率计数器进行计数，若计数值等于设定的抽取倍率则进行信号采样抽取，否则，重复根据抽取倍率计数器进行计数的步骤。
56.进一步的，收敛判断单元用于对数据抽取后的检波电压进行收敛判断，并将收敛判断的结果送入衰减控制值查询地址处理单元。
57.其中，收敛判断是将agc的查询地址减去agc的标定地址(这里的地址是指agc的连零值的中间地址)，将减法输出再做不同时间长度的积分平滑滤波，对不同时间长度的积分滤波输出值做综合判断，得到agc环路的收敛指示。收敛判断单元进行agc收敛判断步骤如图6所示，包括如下步骤：
58.a、利用检波电压与电压补偿值，计数agc查询地址；
59.b、计算当前agc查询地址与agc参数表的定标地址(定标地址是agc参数表中参数为零的值所对应地址的平均值)之间的偏移量；
60.c、对步骤b中计算的地址偏移量做不同时间长度(这里改变数据的采样率，在不改变总累计点数的情况下，改变累计时间长度)的积分累计和平均，并对平均值取模；
61.d、分别对不同积分平均输出进行判断：小于锁定门限，表示锁定；大于失锁门限表示失锁；未使能的情况下，不输出对应积分端的锁定或失锁标志；
62.e、综合输出一个锁定标志。
63.其中，将从agc参数表查询得到的agc值做累加，得到的累加值再做地址超限操作后，得到的地址值取查询数控衰减器的控制值；同时，地址值做反对数运算，将运算结果进行平滑滤波，滤波输出再做对数运算，将运算结果作为agc收敛后的数控衰减器控制值的查询地址。
64.衰减控制值查询地址处理单元的查询地址运算流程见图7所示，包括如下步骤：将从agc参数表查询得到的agc值做累加，得到的累加值再做地址超限操作后，得到的地址值取查询数控衰减器的控制值；同时，地址值做反对数运算，将运算结果进行平滑滤波，滤波输出再做对数运算，将运算结果作为agc收敛后的数控衰减器控制值的查询地址。得出的查询地址根据对数表查询后进行att地址切换。
65.进一步的，数据处理单元将模数转换器采样得到的数据根据需要进行成倍数的抽取，将抽取后的数据作为有用值送入后端进行操作。抽取倍数在调试时随着agc一起设置，当agc环路运行到不同阶段时，其抽取倍数也随着改变。
66.进一步的，衰减控制值查询地址处理单元用于根据收敛判断的结果进行数值运算，并将数值运算的结果作为agc收敛后的数控衰减器控制值的查询地址送入衰减器值输出控制单元。
67.进一步的，生成数控衰减器的查询地址是依据agc的值，根据其最高位的值将agc低位的数值累加到数控衰减器的查询地址寄存器中，每累加一个点就得到一个查询地址的值。将数控衰减器的查询地址做滑动累加平均(均值滤波)，平均值作为环路收敛后的数控衰减器查询地址。
68.进一步的，控制切换是根据收敛指示，切换数控衰减器的查询地址：如果收敛指示无效，则利用上述依据agc的值直接生成的查询地址进行数控衰减器的控制值查询，如果收敛指示有效，则利用上述滑动累加平均值(均值滤波)作为数控衰减器的查询地址。最后将查询到的数控衰减器的控制值送出，控制衰减器进行衰减。
69.在一种可选实施例中，fpga器件上设置有用于匹配不同信号调制方式的时钟模块，时钟模块可以通过调整处理时钟速率来调整调制方式以适应复杂多样的信号调制方式。
70.实施例2
71.在实施例1的基础上，还有一种接收通路，如图3所示，包括依次连接的射频信号通路、混频器和中频信号通路。
72.射频信号通路包括信号通路滤波器、信号通路部和数字agc检测模块三个部分，中频信号通路也包括信号通路滤波器、信号通路部和数字agc检测模块三个部分。
73.其中，在信号通路中的射频信号通路形成了一个agc控制环路，在信号通路中的中频信号通路也形成了一个agc控制环路，射频信号通路中agc控制环路与中频信号通路中的agc控制环路形成双重agc控制环路。射频信号通路中的agc控制环路输出信号经过混频器混频输出中频信号，中频信号经过窄带中频滤波器后，通过中频信号通路中的agc控制环路再次进行agc控制。射频信号通路通过数字agc检测模块对射频信号通路中的信号通路部的射频信号进行了检测并对射频信号特征做出了评估，并自适应调整射频信号通路的增益，以获取中频信号通路所需的合适的射频输出幅度。此后，中频信号通路通过数字agc检测模块对中频信号通路中的信号通路部的中频信号进行了检测并对中频信号特征做出了评估，并自适应调整中频信号通路的增益，以获取后端adc所需的稳定且合适的中频输出幅度。
74.本发明的实施例的工作原理如下：
75.检波模数转换器采用高速并行模数转换器，模数转换器输出信号经过抽取后，采用查表方式获得衰减偏移值，使用此偏移值进行衰减运算获得控制衰减值。再通过衰减查表得到实际的数控衰减器控制方法。此过程中同时并行处理均值计算模块，对检波输入的模数转换器值和控制输出的衰减值做均值计算，对信号特性做出评估，以平滑外部的衰减控制接口。使用fpga器件来完成高速并行计算与agc控制处理。
76.针对不同的信号调制方式，可以采用相应的运算时钟，以匹配信号特性，实现更佳的agc特性。
77.在接收通路中，在混频前后的射频信号通路及中频信号通路均使用agc控制环路。每个agc控制环路采用高速模数转换器对输出信号检波电平进行采样，利用fpga器件的高速并行处理特性，快速稳定输出信号幅度，同时对信号特性进行评估和判定，获得稳态的数控衰减器控制值，完成agc稳定控制。
78.以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。