一种解调装置及解调器的制作方法

1.本发明涉及通信技术领域，尤其涉及一种解调装置及解调器。


背景技术：

2.在模拟电话的应用场景中，电路交换机会使用键控频移的调制方法(即fsk)，对主叫号码进行调制后，再进行信号传输。话机终端/中继设备收到信号后，需要对调制信号进行解调，解析后才能获得主叫信息。
3.然而，fsk格式的主叫号码，有两种标准，分别为bell标准和ccitt v.23标准。两者的主要差异是调制的载波频率不同，如图1所示。实际产品应用中，因为无法预料对端交换机输出的是哪种标准信号，导致系统需要同时布置符合bell标准的解调器和ccitt v.23标准的解调器实现解调。


技术实现要素：

4.本发明提供一种解调装置及解调器，其能自适应bell标准下的载波频率解调和ccitt v.23标准下的载波频率解调。
5.本发明第一方面提供一种解调装置，包括：
6.模数转换模块，用于过采样从发送端传输的模拟信号，并将过采样模拟信号转变成串行的过采样数字信号；其中，所述模拟信号为基于频移键控的模拟信号；
7.解调处理模块，包括延迟缓冲模块、均值处理模块、乘法模块和滤波模块；
8.所述延迟缓冲模块用于接收所述模数转换模块输出的过采样数字信号作为输入并分别输出时间延迟三个采样点和四个采样点的第一延迟采样数字信号和第二延迟采样数字信号；
9.所述均值处理模块用于接收所述延迟缓冲模块输出的所述第一延迟采样数字信号和所述第二延迟采样数字信号，并对所述第一延迟采样数字信号和所述第二延迟采样数字信号进行均值处理后输出目标延迟采样数字信号；
10.所述乘法模块用于接收所述模数转换模块输出的过采样数字信号和所述均值处理模块输出的目标延迟采样数字信号，并对所述过采样数字信号和所述目标延迟采样数字信号进行相乘运算后输出相乘结果；
11.所述滤波模块用于接收所述乘法模块输出的相乘结果并对所述相乘结果滤波处理后得到解调结果。
12.本发明第二方面提供一种解调器，包括如上述提供的解调装置。
13.与现有技术相比，本发明提供的解调装置及解调器的有益效果如下：
14.本发明提供的解调装置通过模数转换模块过采样从发送端传输的模拟信号，所述模拟信号为基于频移键控的模拟信号，并将过采样模拟信号转变成串行的过采样数字信号，并通过延迟缓冲模块将过采样信号延迟处理输出目标延迟采样数字信号，后通过乘法模块对所述过采样信号和所述目标延迟采样数字信号相乘，最后经滤波模块对乘法结果滤
波处理，得到频移键控信号的解调结果，其能自适应bell标准下的载波频率解调和ccitt v.23标准下的载波频率解调，不需要解调系统同时布置符合bell标准的解调器和ccitt v.23标准的解调器，减少了解调设备的额外布置给系统带来的成本。相应地，本发明还提供一种解调器。
附图说明
15.图1是本发明提供的bell标准和ccitt v.23标准调制对应的载波频率的示意图；
16.图2是本发明提供的延迟相乘解调算法的原理框图；
17.图3是本发明提供的延迟相乘解调算法中确定码元同步的采样点的示意图；
18.图4是本发明提供的消息帧格式的示意图；
19.图5是本发明提供的消息层数据格式的示意图；
20.图6是本发明提供的提取消息层信息的流程图；
21.图7是本发明提供的各个延迟采样点k下的解调值的示意图；
22.图8是本发明实施例提供的解调装置的结构框图；
23.图9是本发明实施例提供的各个延迟采样点k下的解调值的另一种示意图；
24.图10是本发明实施例提供的解调模块中并行处理得到多路解调结构的示意图。
具体实施方式
25.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
26.fsk格式的主叫号码，有两种标准，分别为bell标准和ccitt v.23标准。两者的主要差异是调制的载波频率不同。实际产品应用中，因为无法预料对端交换机输出的是哪种标准信号，导致系统需要同时布置符合bell标准的解调器和ccitt v.23标准的解调器实现通信。
27.为了解决上述问题，有现有技术提出了相干解调法解决上述问题，然而，相干解调法相比于非相干解调的运算量大，大规模解调时，对cpu性能要求高。而包络检波法的非相干解调法也存在一定的缺陷。具体而言，在应用时，承载主叫号码的载波频率与波特率差异并不足够大，所以经过滤波后无法得到包络。另一种非相干解调法算法是延迟相乘法。但其只能针对特定一组频点进行解调，无法做到自适应。
28.具体的，参见图2，延迟相乘解调算法原理如下，包括：
29.①
输入音频流：将音频以采样点为单位，得到过采样信号。
30.②
将过采样信号输入到缓冲器中，以得到延迟k个采样点的延迟采样信号。
31.③
将过采样信号与延迟k个采样点的延迟采样信号相乘，得到乘法结果。
32.④
将乘法结果送入低通滤波器，滤波器的截止频率为码元频率，即1200hz。
33.⑤
码元同步：用一个计数器实现，因为采样率为8000，码元频率为1200hz，即每20个点需要输出3个码元比特。计数器周期为20，每当计数器的值为3、9、16，将滤波器输出的值的符号位作为码元比特输出。参见图3，每当乘法结果出现过零的情况就清空计数器，实
现同步。
34.⑥
帧同步过程：根据标准规范，消息帧格式如图4所示，消息层数据格式如图5，包含1个起始位0和停止位1，中间的8个bit即为有效数据。
35.示例性的，参见图6，提取消息层的方式为：先找到信道占用信号，为280～320个比特0和1交替。满足条件后，再出现连续2个比特1即视为进入标记信号阶段。标记信号阶段为160～200个连续的bit1。满足条件后，出现比特0即表示为消息层数据的开始。提取出消息层数据后，先判断第1字节消息类型。如果第1字节是0x04则是单数据消息类型，则根据定义可直接知道号码所在的字节偏移，如果消息长度足够，则可提取出号码；如果第1字节是0x08则是符合数据消息格式，再处理参量类型，如果参量类型不为0x2，则跳过参量长度指定的字节，继续处理，直到找到参量类型为0x02的字节位置，则后面紧跟着的就是主叫号码长度、号码内容。
36.具体的，延迟相乘算法的数学原理如下：首先，延迟点数k一定要小于每个码元对应的采样数，即有k《(8000/1200取整)，得到k《6。在计算时，将接收到的实时过采样值s(n)和延迟k个采样点后的延迟采样信号s(n-k)相乘，根据积化和差公式得：
37.u(n)＝s(n)*s(n-k)＝a2sin[2π(fc
±
f)*n*ts]*sin[2π(fc
±
f)*(n-k)*ts]
[0038]
＝(a/2)*{cos[2*2π(fc
±
f)*n*ts-2π(fc
±
f)*k*ts]+cos(2π(fc
±
f)*k*ts)}
[0039]
其中，a表示输入信号幅度，fc表示中心载波频率，对于两种标准都为1700hz。f为偏移频率，ccitt v.23标准为500hz，bell标准为600hz，ts为采样时钟周期。此处为125us。
[0040]
通过低通滤波器后，可忽略表达式中的高频部分，得到解调值r(n)＝(a/2)*[cos(2π(fc
±
f)*k*ts)]，由于k，ts均为定值，所以r(n)的值仅依赖于发送的第n比特是“0”还是“1”。k的选择应使d(k)＝|cos(2π(fc+f)*k*ts)-cos(2π(fc-f)*k*ts)|，即|r(h)-r(l)|最大，且比特0的解调值与1的解调值尽可能关于原点对称，则可获得最好的准确率。
[0041]
通过代入k＝1，2，3，4，5，6分别计算，得到图7所示的各个延迟采样点k下的解调值。图7中，r(h)表示比特1对应的解调值，r(l)表示比特0对应的解调值。示例性的，由图7可看出，bell标准需要k＝4，ccitt v.23标准需要k＝6，才能使得比特1的解调值和比特0对应的解调值尽可能关于原点对称，即比特1的解调值和比特0对应的解调值的总和趋近于0，且比特1的解调值和比特0对应的解调值的差值结果较大，这就是延迟相乘算法无法自适应性bell标准和ccitt v.23标准两种标准的原因。
[0042]
为了解决上述问题，本技术提供一种解调装置及解调器，其能自适应bell标准下的载波频率解调和ccitt v.23标准下的载波频率解调。
[0043]
具体的，参见图8，本发明实施例提供的解调装置，包括：
[0044]
模数转换模块1，用于过采样从发送端传输的模拟信号，并将过采样模拟信号转变成串行的过采样数字信号；其中，所述模拟信号为基于频移键控的模拟信号；
[0045]
解调处理模块2，包括延迟缓冲模块21、均值处理模块22、乘法模块23和滤波模块24；
[0046]
所述延迟缓冲模块21用于接收所述模数转换模块1输出的过采样数字信号作为输入并分别输出时间延迟三个采样点和四个采样点的第一延迟采样数字信号和第二延迟采样数字信号；
[0047]
所述均值处理模块22用于接收所述延迟缓冲模块21输出的所述第一延迟采样数
字信号和所述第二延迟采样数字信号，并对所述第一延迟采样数字信号和所述第二延迟采样数字信号进行均值处理后输出目标延迟采样数字信号；
[0048]
所述乘法模块23用于接收所述模数转换模块1输出的过采样数字信号和所述均值处理模块22输出的目标延迟采样数字信号，并对所述过采样数字信号和所述目标延迟采样数字信号进行相乘运算后输出相乘结果；
[0049]
所述滤波模块24用于接收所述乘法模块23输出的相乘结果并对所述相乘结果滤波处理后得到解调结果。
[0050]
示例性的，本发明实施例为了得到一个能满足两种标准下的比特0与比特1的解调值尽可能以原点对称，且差异较大的目标延迟采样点数，选取了多个参考延迟采样点数进行计算，如图9所示，通过计算可发现，当k＝3.5时可以使得两种标准下的比特0的解调值与1的解调值尽可能关于原点对称(即比特0的解调值与1的解调值之和尽可能趋近于0)，且比特0的解调值与1的解调值的差值结果较大，因此，将k＝3.5确定为本发明实施例的目标延迟采样点数。然而，系统本身是没有非整数采样点的定义，导致系统采样率无法提高。
[0051]
因此，本发明实施例通过设计延迟缓冲模块21、均值处理模块22实现对过采样数字信号延迟3.5个采样点数，以使得解调处理模块2可以自适应两种标准下的载波频率的解调。
[0052]
具体的，在延迟缓冲模块21中设计k＝3和k＝4两个延迟采样点数，这2个延迟采样点数可以用同一个窗口为4的滑动缓冲区获得，由于在延迟缓冲模块定义了k＝3和k＝4的延迟采样点，因此，只需要在延迟缓冲模块21输出第一延迟采样数字信号和所述第二延迟采样数字信号后输送至所述均值处理模块22进行均值处理，即能得到k＝3.5的目标延迟采样点，进而使得所述解调处理模块2能够自适应两种标准下的载波频率的解调。
[0053]
本发明实施例提供的解调装置通过模数转换模块1过采样从发送端传输的模拟信号，所述模拟信号为基于频移键控的模拟信号，并将过采样模拟信号转变成串行的过采样数字信号，并通过延迟缓冲模块21和均值处理模块22将过采样信号延迟处理输出目标延迟采样数字信号，后通过乘法模块23对所述过采样信号和所述目标延迟采样数字信号相乘，最后经滤波模块24对乘法结果滤波处理，得到频移键控信号的解调结果，其能自适应bell标准下的载波频率解调和ccitt v.23标准下的载波频率解调，不需要解调系统同时布置符合bell标准的解调器和ccitt v.23标准的解调器，减少了解调设备的额外布置给解调系统带来的成本。
[0054]
具体的，所述解调处理模块2采用fpga芯片。
[0055]
具体的，所述滤波模块24为低通滤波器。
[0056]
具体的，所述均值处理模块22包括加法电路、尾数截取电路和补位电路；其中，所述加法电路的第一输入端用于接收所述第一延迟采样数字信号，所述加法电路的第二输入端用于接收所述第二延迟采样数字信号，所述加法电路的输出端用于输出所述第一延迟采样数字信号和所述第二延迟采样数字信号的相加结果；所述尾数截取电路的输入端与所述加法电路的输出端连接，用于接收所述相加结果并去除所述相加结果的尾数位，得到截位结果；所述补位电路的输入端与所述尾数截取电路的输出端连接，用于接收所述截位结果，并将所述截位结果的最高位填充为次高位，得到目标延迟采样数字信号。
[0057]
具体的，所述均值处理模块22即对所述第一延迟采样数字信号和所述第二延迟采
样数字信号进行相加后再作除2的运算。在本发明实施例中，均值处理模块22主要通过截位&补位操作来实现，例如对十进制-113除2，其8位二进制数为10001111，先取高15位即1000111,再填充最高位为次高位，即等于11000111。
[0058]
具体的，所述解调处理模块2还包括串并转换模块，所述串并转换模块用于对所述模数转换模块输出的串行数字信号转变成多路并行数据信号，并将所述多路并行数据信号依次经过所述延迟缓冲模块、所述均值处理模块、所述乘法模块和所述滤波模块处理，得到多路解调结果。
[0059]
示例性的，在解调处理模块2的计算中，对资源要求较高的是乘法模块23和滤波模块24。本发明实施的解调处理模块2基于并行的时序逻辑，将所述延迟缓冲模块21、所述均值处理模块22、所述乘法模块23和所述滤波模块24设计为流水线的形式，达到仅用1个延迟缓冲模块21、1个均值处理模块22、1个乘法模块23和1个滤波模块24，就能在不成倍增加运算资源的基础上，实现多路解调。
[0060]
示例性的，参见图10，将过采样信号按照每通道1个采样值交错的格式输入到延迟缓冲模块、均值处理模块、乘法模块和滤波模块中。此处以32通道为例，则输入到解调处理模块的过采样数字信号由8k采样/秒变为256k采样/秒。其中，所述延迟缓冲模块和所述均值处理模块占用的时钟节拍为1个，这里将所述延迟缓冲模块和所述均值处理模块归类到延迟取均值运算中，则每个过采样数字信号输入到所述解调模块中，需经过延迟取均值、乘法、滤波三个运算，且每个运算只占用1个时钟节拍。在延迟操作中使用滑动缓冲区实现，因此也无需额外消耗时钟节拍，在数据输入的时刻，就可以直接取出缓冲区的历史数据(延迟数据)。
[0061]
具体的，所述模数转换模块为slic接口电路，则所述解调处理模块还包括解码模块，所述解码模块用于对所述模数转换模块输出的过采样信号进行编码压缩。
[0062]
可以理解的，由于slic接口电路都会对数据进行a律编码压缩，因此对所述模数转化模块输出的模拟信号作解码，得到线性码流。
[0063]
相应地，本发明实施例还提供一种解调器，所述解调器包括如上述实施例提供的解调装置。
[0064]
本发明实施例提供的解调器通过模数转换模块过采样从发送端传输的模拟信号，所述模拟信号为基于频移键控的模拟信号，并将过采样模拟信号转变成串行的过采样数字信号，并通过延迟缓冲模块将过采样信号延迟处理输出目标延迟采样数字信号，后通过乘法模块对所述过采样信号和所述目标延迟采样数字信号相乘，最后经滤波模块对乘法结果滤波处理，得到频移键控信号的解调结果，其能自适应bell标准下的载波频率解调和ccitt v.23标准下的载波频率解调，不需要解调系统同时布置符合bell标准的解调器和ccitt v.23标准的解调器，减少了解调设备的额外布置给系统带来的成本。
[0065]
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。