技术特征：
1.一种解调装置，其特征在于，包括：模数转换模块，用于过采样从发送端传输的模拟信号，并将过采样模拟信号转变成串行的过采样数字信号；其中，所述模拟信号为基于频移键控的模拟信号；解调处理模块，包括延迟缓冲模块、均值处理模块、乘法模块和滤波模块；所述延迟缓冲模块用于接收所述模数转换模块输出的过采样数字信号作为输入并分别输出时间延迟三个采样点和四个采样点的第一延迟采样数字信号和第二延迟采样数字信号；所述均值处理模块用于接收所述延迟缓冲模块输出的所述第一延迟采样数字信号和所述第二延迟采样数字信号，并对所述第一延迟采样数字信号和所述第二延迟采样数字信号进行均值处理后输出目标延迟采样数字信号；所述乘法模块用于接收所述模数转换模块输出的过采样数字信号和所述均值处理模块输出的目标延迟采样数字信号，并对所述过采样数字信号和所述目标延迟采样数字信号进行相乘运算后输出相乘结果；所述滤波模块用于接收所述乘法模块输出的相乘结果并对所述相乘结果滤波处理后得到解调结果。2.如权利要求1所述的解调装置，所述解调处理模块还包括串并转换模块，所述串并转换模块用于对所述模数转换模块输出的串行数字信号转变成多路并行数据信号，并将所述多路并行数据信号依次经过所述延迟缓冲模块、所述均值处理模块、所述乘法模块和所述滤波模块处理，得到多路解调结果。3.如权利要求1所述的解调装置，其特征在于，所述均值处理模块包括加法电路、尾数截取电路和补位电路；其中，所述加法电路的第一输入端用于接收所述第一延迟采样数字信号，所述加法电路的第二输入端用于接收所述第二延迟采样数字信号，所述加法电路的输出端用于输出所述第一延迟采样数字信号和所述第二延迟采样数字信号的相加结果；所述尾数截取电路的输入端与所述加法电路的输出端连接，用于接收所述相加结果并去除所述相加结果的尾数位，得到截位结果；所述补位电路的输入端与所述尾数截取电路的输出端连接，用于接收所述截位结果，并将所述截位结果的最高位填充为次高位，得到目标延迟采样数字信号。4.如权利要求1所述的解调装置，其特征在于，所述解调处理模块采用fpga芯片。5.如权利要求1所述的解调装置，其特征在于，所述模数转换模块为slic接口电路，则所述解调处理模块还包括解码模块，所述解码模块用于对所述模数转换模块输出的过采样信号进行编码压缩。6.一种解调器，其特征在于，包括如权利要求1～5任一项所述的解调装置。
技术总结
本发明公开一种解调装置和解调器，所述解调装置通过模数转换模块过采样从发送端传输的模拟信号，所述模拟信号为基于频移键控的模拟信号，并将过采样模拟信号转变成串行的过采样数字信号，并通过延迟缓冲模块将过采样信号延迟处理输出目标延迟采样数字信号，后通过乘法模块对所述过采样信号和所述目标延迟采样数字信号相乘，最后经滤波模块对乘法结果滤波处理，得到频移键控信号的解调结果。本发明能自适应BELL标准下的载波频率解调和CCITT V.23标准下的载波频率解调，不需要解调系统同时布置符合BELL标准的解调器和CCITT V.23标准的解调器，减少了解调设备的额外布置给系统带来的成本。相应地，本发明还提供一种解调器。本发明还提供一种解调器。本发明还提供一种解调器。
技术研发人员：冯汝毅 曾熙璘 方辉 沈洪辉
受保护的技术使用者：广州广哈通信股份有限公司
技术研发日：2022.11.29
技术公布日：2023/3/28