一种图像传感器及相机的制作方法

1.本实用新型涉及传感器技术领域，尤其涉及一种图像传感器及相机。


背景技术：

2.图像传感器可被应用于各种类型的电子装置(诸如，智能手机、个人计算机、监控摄像头等)中，或者可作为一个独立的电子装置。
3.在实际应用中，图像传感器捕获的信号由内部图像信号处理器转换为人们能够感知和理解的图像。根据应用场景的不同，可以对采集信号经过不同处理得到不同效果的图像。然而，相关技术中所提供的图像传感器的信号处理器的架构相对固化，仅能满足单一类型的信号处理需求，无法应对多样化的图像拍摄场景。


技术实现要素：

4.本实用新型实施例的主要目的在于提供一种图像传感器及相机，至少能够解决相关技术中提供的图像传感器的整体架构相对固化，仅能满足单一类型的信号处理需求，而无法应对多样化的图像拍摄场景的问题。
5.为实现上述目的，本实用新型实施例第一方面提供了一种图像传感器，包括：信号生成电路以及信号处理电路，所述信号生成电路包括电性连接的感光像素阵列以及adc阵列，所述信号处理电路包括多种不同类型的运算器以及信号传输控制电路，所述信号传输控制电路电性连接于所述adc阵列与所述运算器之间。
6.为实现上述目的，本实用新型实施例第二方面提供了一种相机，所述相机包括上述第一方面提供的图像传感器。
7.根据本实用新型实施例提供的图像传感器及相机，该图像传感器包括信号生成电路以及信号处理电路，信号生成电路包括电性连接的感光像素阵列以及adc阵列，信号处理电路包括多种不同类型的运算器以及信号传输控制电路，信号传输控制电路电性连接于adc阵列与运算器之间。通过本实用新型的实施，图像传感器的信号处理电路设置有不同类型的运算器，可通过信号传输控制电路将信号生成电路所生成的信号传输至符合实际信号处理需求的运算器，以实现不同算术、逻辑运算功能，进而完成不同类型的信号处理任务，可以更灵活、便捷的满足多样化的图像信号处理需求。
8.本实用新型其他特征和相应的效果在说明书的后面部分进行阐述说明，且应当理解，至少部分效果从本实用新型说明书中的记载变的显而易见。
附图说明
9.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
10.图1为相关技术提供的一种图像传感器的结构示意图；
11.图2为本实用新型实施例提供的一种加法器的结构示意图；
12.图3为本实用新型实施例提供的另一种图像传感器的结构示意图；
13.图4为本实用新型实施例提供的又一种图像传感器的结构示意图；
14.图5为本实用新型实施例提供的一种感光像素阵列与adc阵列的连接结构示意图；
15.图6为本实用新型实施例提供的另一种感光像素阵列与adc阵列的连接结构示意图。
具体实施方式
16.为使得本实用新型的实用新型目的、特征、优点能够更加的明显和易懂，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而非全部实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
17.下面通过具体实施方式结合附图对本实用新型作进一步详细说明。
18.在相关技术中，图像传感器的整体架构通常均是针对某一特定功能所设计，而随着应用场景的改变而产生新的需求时，图像传感器的整体架构可能无法适应新需求，从而需要重新设计一款图像传感器来解决新需求，而无法通过单个图像传感器满足不同图像拍摄场景下的多样化需求。
19.基于此，为了解决相关技术中提供的图像传感器的整体架构相对固化，仅能满足单一类型的信号处理需求，而无法应对多样化的图像拍摄场景的问题，本实施例提供了一种支持架构重配的图像传感器，该图像传感器可以包括但不限于电荷耦合器件ccd、互补金属氧化物半导体图像传感器cmos。如图1所示为本实施例提供的一种图像传感器的结构示意图，该图像传感器包括信号生成电路10以及信号处理电路20，信号生成电路10包括电性连接的感光像素阵列101以及adc阵列102，信号处理电路20包括多种不同类型的运算器201以及信号传输控制电路202，信号传输控制电路202电性连接于adc阵列102与运算器201之间。应当理解的是，本实施例的信号生成电路20中可以设置有输出电路，以对运算器201处理完成的信号进行输出。
20.在本实施例中，对于信号生成电路，其感光像素阵列在工作状态下用于执行光电转换，将光信号转换为电信号，感光像素阵列中每一个像素均包括感光区及读出电路；adc(模数转换器，analog-to-digital converter)阵列用于将连续的模拟信号转换为数字形式的离散信号。信号生成电路所生成的数字信号传输至信号处理电路，信号处理电路设置有多种不同类型的运算器，各运算器具有相应的运算功能，不同运算器可以单独执行信号的算术和/或逻辑运算，多个运算器也可以联合执行信号的运算，以满足多样化的信号处理需求。在实际应用中，信号传输控制电路用于将信号传输至符合当前信号处理需求的运算器，若当前仅需要单个特定运算器进行信号处理，那么则由信号传输控制电路将adc输出的信号传输至该特定运算器即可，若当前需要联合多个运算器进行信号处理，则由信号传输控制电路实现信号在多个运算器之间的流转。
21.应当说明的是，本实施例还可以在各运算器与信号传输控制电路之间设置对应的
开关，开关在初始状态下为断开状态，当信号传输控制电路需要将信号传输至特定运算器时，控制该运算器相应的开关切换至闭合状态。
22.在本实施例一种可选实施方式中，多种不同类型的运算器包括：加法器、减法器、乘法器、除法器、比较器、移位器中的任意多种。
23.具体的，运算器为执行各种算术和逻辑运算操作的部件，也可以称为算术逻辑部件，运算器内部通常包括寄存器、执行部件以及控制电路三部分，运算器的基本操作包括：加、减、乘、除等算术操作，与、或、非、异或等逻辑操作，以及移位、比较和传送等操作。按照待处理数据的不同表示方法，运算器可以分为二进制运算器、十进制运算器、十六进制运算器、定点整数运算器、定点小数运算器、浮点数运算器等；按照待处理数据的性质，运算器可以分为地址运算器、字符运算器等。应当理解的是，本实施例所列举的前述运算器仅为示例性说明，并不构成唯一限定。
24.进一步地，本实施例对前述加法器进行示例性说明，如图2所示为本实施例提供的一种加法器的结构示意图，在实际应用中，加法器可以包括半加器和全加器两种类型，半加器是指对两个输入数据位相加，输出一个结果位和进位，而没有进位输入的加法器电路，是实现两个一位二进制数的加法运算电路；全加器是用门电路实现两个二进制数相加并求出和的组合电路。
25.在图1所示图像传感器基础上，本实施例还提供了另一种图像传感器，如图3所示，在本实施例一种可选实施方式中，信号传输控制电路202包括信号传输接口以及控制器；信号传输接口的输入端与adc阵列102电性连接，输出端同时与所有运算器201电性连接，控制端与控制器连接。
26.具体的，在本实施例中，针对简单信号处理需求，可能仅采用单一运算器即可实现信号的算术和/或逻辑运算，而针对相对复杂的信号处理需求，则需要联合多个不同运算器对输入至信号处理电路的信号进行运算，本实施例针对不同复杂信号处理需求对应的多个运算器，通过控制器控制信号传输接口按照信号处理顺序将信号写入不同运算器，以执行复杂运算，本实施例的控制器包括但不限于cortex m0+、riscv、可比算力的嵌入式cpu等。例如，在执行信号校正功能时，需要依次执行加法运算、减法运算以及乘法运算，本实施例可以通过控制器控制信号传输接口先将adc阵列传输的信号输入至加法器进行处理，再控制信号传输接口将加法器反馈的中间信号继续输入至减法器进行处理，然后控制信号传输接口进一步将减法器反馈的中间信号输入至乘法器进行处理，实现完整的信号校正运算。
27.当然，在本实施例另一些实施方式中，信号传输控制电路可以包括多路输出选择器以及控制器，多路输出选择器具有分别对应于多种不同类型的运算器的多路开关，多路输出选择器的输入端与所述adc阵列电性连接，输出端同时与所有所述运算器电性连接，控制端与所述控制器连接。通过该多路输出选择器实现信号在多个不同类型的运算器之间的切换，当信号需要传输至特定运算器时，由控制器控制多路输出选择器中对应于该运算器的开关闭合即可。
28.在图1所示图像传感器基础上，本实施例还提供了另一种图像传感器，如图4所示，在本实施例一种可选实施方式中，信号处理电路20还包括缓存器203，缓存器203电性连接于adc阵列102与信号传输控制电路202之间。
29.具体的，缓存器203进一步可包括输入缓存器以及输出缓存器，输入缓存器用于对
输入的数据进行暂时存放以便运算器201后续进行处理，输出缓存器用于暂时存放运算器201处理后的数据以便向外输出。当然，在实际应用中，缓存器内还可以包括中间缓存器抑或其它类型缓存器，本实施例不作唯一限定，在多个运算器联合处理信号的场景下，中间缓存器用于对特定运算器处理得到的中间信号进行缓存。
30.请再次参阅图4，在优选实施方式中，信号处理电路20还包括读出电路以及输出电路，读出电路电性连接于adc阵列102与输入缓存器之间，输出电路电性连接于输出缓存器。
31.在实际应用中，读出电路用于将信号生成电路所生成的信号读出至输入缓存器，输出电路用于将输出缓存器所缓存的数据向外输出，当输出电路对当前处理完成的数据输出结束，可以继续按照前述方式控制运算器工作以实现下一信号处理功能。
32.如图5所示为本实施例提供的一种感光像素阵列与adc阵列的连接结构示意图，在本实施例一种可选实施方式中，感光像素阵列501包括多个像素阵列单元5011，adc阵列502包括多个adc阵列单元5021，处于同一排列单位的多个像素阵列单元5011电性连接于多个adc阵列单元5021，每个adc阵列单元5021至少电性连接于一个像素阵列单元5011，排列单位包括行或列。
33.在相关技术中，像素阵列的每一列像素共用一个用于对模拟信号进行量化转换的adc，而像素阵列的每一列共用一个adc会导致像素阵列中的像素和adc的对应关系相对固定，在一些应用场景中会出现部分adc空闲或处于无效工作状态，图像传感器的帧率性能达不到预期值，从而不能很好的适应图像传感器多样化的使用场景。基于此，在本实施例中，将感光像素阵列的所有像素阵列单元与adc阵列中所有adc阵列单元交叉互联，即一个adc读出单元可以电性连接多个像素阵列单元，且每一列或行的所有像素阵列单元分配有多个adc阵列单元与之电性连接，由此，有效提高了adc的利用率，且保证了图像输出帧率。
34.进一步地，在本实施例一种可选实施方式中，处于同一感兴趣区域内的多个像素阵列单元，均与不同排列单位所相应设置的多个adc阵列单元电性连接。
35.具体的，感兴趣区域为感光像素阵列上所设定的任意特定区域，如图6所示为本实施例提供的另一种感光像素阵列与adc阵列的连接结构示意图，图中像素阵列单元601、602、603组成感光像素阵列的感兴趣区域，adc阵列单元604针对像素阵列单元601所处列相应设置，adc阵列单元605针对像素阵列单元602所处列相应设置、adc阵列单元606针对像素阵列单元603所处列相应设置，感兴趣区域内每一像素阵列单元同时与不同列所相应设置的adc阵列单元电性连接，由此，在图像传感器处于roi(region of interest，感兴趣区域)工作模式时，可有效避免adc处于空闲状态的几率。
36.更进一步地，在本实施例一种可选实施方式中，感兴趣区域之外的所有像素阵列单元分别与单个adc阵列单元电性连接。
37.具体的，由于感兴趣区域之外的像素阵列单元所采集的信号并非后续图像处理中所需关注的重点，从而为了避免这部分像素阵列单元占用过多adc阵列单元的性能，请再次参阅图6，本实施例可以将这部分像素阵列单元连接于单个adc阵列单元，以保证adc阵列单元优先保证感兴趣区域的像素阵列单元的信号读出。
38.本实施例提供的图像传感器，包括信号生成电路以及信号处理电路，信号生成电路包括电性连接的感光像素阵列以及adc阵列，信号处理电路包括多种不同类型的运算器以及信号传输控制电路，信号传输控制电路电性连接于adc阵列与运算器之间。通过本实用
新型的实施，图像传感器的信号处理电路设置有不同类型的运算器，可通过信号传输控制电路将信号生成电路所生成的信号传输至符合实际信号处理需求的运算器，以实现不同算术、逻辑运算功能，进而完成不同类型的信号处理任务，可以更灵活、便捷的满足多样化的图像信号处理需求。
39.本实用新型还提供了一种相机，相机上设置有如上述实施例的图像传感器，该相机可以应用于诸如智能手机、平板电脑、个人计算机等消费电子产品。
40.以上内容是结合具体的实施方式对本实用新型实施例所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。