一种10位并行同步扰码电路的制作方法

本技术涉及光纤传输，具体是指一种10位并行同步扰码电路。

背景技术：

1、目前的高速光纤传输设备一般采用fpga+serdes芯片+光模块来实现，见附图1。其中fpga主要完成各种业务接口的适配以及复用等功能，serdes主要完成串/并转换、并/串转换、时钟提取以及信码再生等功能，光模块完成光电转换功能。目前用的比较多的serdes芯片有tlk2201等，这些芯片常用10位并行接口，为避免串/并转换后的高速串行信号中产生比较长的连“0”或连“1”信号，便于serdes接收部分进行时钟提取以及信码的再生，需对并行信号进行处理，目前常用的是8b/10b编码，它能将串行线路上的连“0”和连“1”降到5个以下。但是8b/10b编码的传输效率比较低，要浪费1/5的带宽，另一方面电路比较复杂，占用的资源比较多。

技术实现思路

1、本实用新型为解决上述的各种问题，提供了一种10位并行同步扰码电路。

2、为解决上述技术问题，本实用新型的技术方案为：一种10位并行同步扰码电路，包括未加干扰的10位并行信号和伪随机序列发生器，所述伪随机序列发生器数量为两个，每个所述伪随机序列发生器均包括五个抽头，十个所述抽头共产生十个不同相位且分别与所述未加干扰的10位并行信号相异或产生加扰信号的伪随机序列。

3、进一步地，所述伪随机序列发生器周期为127位。

4、进一步地，两个所述伪随机序列发生器的置位信号相同，周期为64个时钟周期，即每64个时钟周期产生1个置位低电平信号，其它63个时钟周期皆为高电平信号。

5、进一步地，两个所述伪随机序列发生器的置位初值不同。

6、本实用新型与现有技术相比优点在于：本实用新型一种10位并行同步扰码电路，这种扰码电路，占用很少的逻辑资源，具有很好的传输性能，目前已在我们的多种光传输设备上使用，具备较高的推广和应用价值。

技术特征：

1.一种10位并行同步扰码电路，包括未加干扰的10位并行信号和伪随机序列发生器，其特征在于：所述伪随机序列发生器数量为两个，每个所述伪随机序列发生器均包括五个抽头，十个所述抽头共产生十个不同相位且分别与所述未加干扰的10位并行信号相异或产生加扰信号的伪随机序列。

2.根据权利要求1所述的一种10位并行同步扰码电路，其特征在于：所述伪随机序列发生器周期为127位。

3.根据权利要求1所述的一种10位并行同步扰码电路，其特征在于：两个所述伪随机序列发生器的置位信号相同，周期为64个时钟周期，即每64个时钟周期产生1个置位低电平信号，其它63个时钟周期皆为高电平信号。

4.根据权利要求1所述的一种10位并行同步扰码电路，其特征在于：两个所述伪随机序列发生器的置位初值不同。

技术总结
本技术公开了一种10位并行同步扰码电路，包括未加干扰的10位并行信号和伪随机序列发生器，所述伪随机序列发生器数量为两个，每个所述伪随机序列发生器均包括五个抽头，每个所述抽头产生一个伪随机序列，所述未加干扰的10位并行信号分别与不同相位的十个伪随机序列进行异或产生加扰信号，本技术与现有技术相比优点在于：本技术一种10位并行同步扰码电路，这种扰码电路，占用很少的逻辑资源，具有很好的传输性能，目前已在我们的多种光传输设备上使用，具备较高的推广和应用价值。

技术研发人员：杨继康,冯桂文,陈信,林志
受保护的技术使用者：济南芯兴电子技术有限公司
技术研发日：20221227
技术公布日：2024/3/12