一种基于FPGA的低功耗报文解析与接口恢复架构及方法

文档序号:41554946发布日期:2025-04-08 18:08阅读:40来源:国知局

本发明属于数据传输,具体地指一种基于fpga的低功耗报文解析与接口恢复架构及方法。


背景技术:

1、随着互联网、物联网和工业自动化的发展,数据传输的速度和带宽需求不断提升。fpga因其并行处理能力,能够支持高速数据流的实时处理,满足高吞吐量的要求。fpga能够在硬件级别实现高效的并行计算,从而显著降低数据处理和传输的延迟,确保实时性。fpga能够支持多种通信协议,如ethernet、can、uart等,使其在不同的应用场景中具有广泛的兼容性,能够满足不同设备和系统之间的通信需求。

2、fpga(现场可编程门阵列)模块的功耗与工作频率之间的关系是一个非常重要的主题,尤其是在高性能和低功耗设计中。功耗不仅影响设备的热管理,也影响其整体性能和可靠性。fpga的动态功耗与信号切换有关,通常由以下公式计算:

3、pdynamic=cload×v2×f

4、其中,cload为负载电容,v为工作电压,f为工作频率。由此可见,动态功耗与工作频率成正比,频率越高,动态功耗越大。

5、在报文传输领域,为了提高报文传输的速度,报文解析模块工作频率需不断提高,进而导致模块功耗越来越大。由于在传统的报文解析模块中,整个模块是工作在一个恒定的频率上的,然而报文传输网络上的数据流量却是实时变化的,并不是时刻以最大的流量进行传送,过高的处理频率虽然满足模块的处理要求,但是却因为过多的消耗资源而引起带宽和功耗的浪费。

6、所以本发明提供一种基于fpga的低功耗报文解析与接口恢复架构及方法,本发明通过自定义的报文传输协议实现,使用自定义的光口报文采集,流量检测,异步fifo,报文解析,接口恢复的方法实现能动态控制自身处理频率的低功耗报文解析与传输系统,整个架构均由fpga逻辑实现,自定义逻辑接口简单易开发,具有报文解析灵活、低功耗、报文传输速率高、时序稳定的特点。


技术实现思路

1、本发明的目的在于提供了一种基于fpga的低功耗报文解析与接口恢复架构及方法,克服因为过高的报文处理频率引起的带宽和功耗的浪费的问题。

2、为了实现上述目的,本发明所设计的一种基于fpga的低功耗报文解析与接口恢复架构及方法,其包括光口接收模块、流量监测模块、跨时钟域传输模块、报文解析模块和接口恢复模块。所述流量监测模块分别与所述光口接收模块的数据输出端口、跨时钟域传输模块的数据输入端口和报文解析模块的流量输入端口相连,所述报文解析模块分别与所述跨时钟域传输模块的数据输出端口和接口恢复模块的数据输入端口相连。

3、优选地,所述流量监测模块包括添加时间戳模块、流量计算模块,所述添加时间戳模块用于在从光口接收模块接收的报文中加入时间标签,为流量计算模块处理提供时间基准,所述流量计算模块用于检测报文的数据流量信息和流量偏移量,可作为频率切换模块的调控依据,假设在t1~t2时间内到达的报文总比特数为b1,在t2~t3时间内到达的报文总比特数为b2个,则流量g和偏移量e的计算公式为。

4、

5、所述跨时钟域传输模块包括报文采集模块、异步fifo模块,用于采集来自流量监测模块的自定义协议报文,通过异步fifo将光口时钟域的报文跨时钟域传输至报文解析时钟域。

6、所述报文解析模块包括报文匹配模块、数据提取模块、sram缓存模块和频率切换模块,所述报文匹配模块用于从数据流中匹配报文头,分析出报文类型,所述数据提取模块用于根据报文类型提取有效数据和数据id并存入所述sram缓存模块中,所述频率切换模块用于根据流量g和偏移量e调整报文解析频率以降低模块功耗。

7、所述接口恢复模块包括读缓存模块、时序生成模块,所述读缓存模块用于根据自定义地址表读取sram缓存中的有效数据或信号,时序生成模块用于将有效数据及信号按所述自定义协议要求恢复时序,并从所述自定义逻辑接口输出。

8、所述自定义逻辑接口用于输出按所述自定义协议生成的报文,包含时钟信号clk_out、数据接口data_out[w-1:0](其中w值范围为1~512)、数据有效信号data_valid、数据id接口id_out[7:0],当所述自定义逻辑接口输出有效数据时,data_valid信号拉高,同时数据id接口输出特定的id以便用户判断当前数据的期望输出端口,若最后一拍数据填不满data_out[w-1:0],则在最后一拍数据高位补零。

9、本发明中放弃常规的报文解析架构,本发明通过自定义的报文传输协议实现,使用自定义的光口报文采集,流量检测,异步fifo,报文解析,接口恢复的方法实现能动态控制自身处理频率的低功耗报文解析与传输系统,整个架构均由fpga逻辑实现,自定义逻辑接口简单易开发,具有报文解析灵活、低功耗、报文传输速率高、时序稳定的特点,即使是不同系列的fpga均适用本架构,适配性与可移植性强。

10、光口接收模块用于为高速串行数据传输提供硬件实现基础,通过多条fpagserdes高速串行差分线连接到光模块进行数据接收,进行串并转化后送入流量监测模块,光模块的主要作用是发送端把设备的电信号转换为光信号,接收端把光信号转换为设备的电信号,实现光电信号的转换。

11、本发明的传输带宽可以通过调整光口的传输通道数或fpag serdes接口的数据位宽配置来动态调整架构带宽,报文解析模块可根据流量大小选择解析频率挡位,以降低功耗。

12、本发明所设计的一种基于fpga的低功耗报文解析与接口恢复架构及方法,以4通道光口和5个频率挡位报文解析为例,其报文解析步骤为:

13、步骤s1,所述光口接收模块将从4个fpag serdes高速串行差分线接收的数据进行串并转化,采集数据流并送入流量监测模块;

14、步骤s2,所述流量监测模块在数据流报文中添加时间戳,实时监测数据流量并将结果送入报文解析模块;

15、步骤s3,所述跨时钟域传输模块将流量监测模块输出自定义协议报文通过异步fifo将跨时钟域传输至报文解析时钟域;

16、步骤s4,所述报文解析模块准确识别报文类型并提取有效数据和数据id放入sram缓存,并根据所述数据流量调节报文解析频率以降低模块功耗;

17、步骤s5,所述接口恢复模块读取sram缓存并将有效数据和数据id按所述自定义协议要求恢复时序,最后从所述自定义逻辑接口输出。

18、优选地,步骤s1中,4个fpag serdes通道,单通道速率为16gbps,总位宽为256bit,连接到光模块进行传输;

19、优选地,步骤s2中在数据流报文中添加时间戳,时间戳的位宽为112bit,其中1~32bit为标识码af47,33~96bit为单位是纳秒的时间值t,97~112bit为报文长度l,实时监测数据流量并将结果送入报文解析模块,假设在t1~t2时间内到达的报文数为k1,总比特数为b1,在t2~t3时间内到达的报文数为k2,总比特数为b2个,则流量g和偏移量e的计算公式为:

20、

21、优选地,步骤s3中所述跨时钟域传输模块将流量监测模块输出自定义协议报文通过异步fifo将跨时钟域传输至报文解析时钟域,所述异步fifo的接口的数据位宽为256bit,深度为4096;

22、优选地,步骤s4中所述报文解析模块匹配32bit的报文头pkt_header,当256bit数据有效时,需用自定义pkt_header序列进行遍历检测,从低32bit开始匹配,每次向高位左移1bit,直到遍历完256bit,若过程中匹配成功,则说明已准确识别报文类型并在接下来传输的数据中提取有效数据和数据id放入sram缓存,其中pkt_header序列根据自定义协议可以有多个,并能同时进行序列匹配;

23、优选地,步骤s4中,根据数据流量g和偏移量e调节报文解析频率以降低模块功耗,流量g和偏移量e的位宽均为16bit,5个频率挡位映射关系为:若g+e值为0~4gb则解析频率f1=100mhz,若g+e值为4~8gb则解析频率f2=150mhz,若g+e值为8~16gb则解析频率f3=200mhz,若g+e值为16~32gb则解析频率f4=300mhz,若g+e值为32~64gb则解析频率f5=400mhz;

24、优选地,步骤s4中,sram缓存大小为32mb,数据id位宽为8bit,sram读写接口为axi4,接口数据位宽为256bit;

25、优选地,步骤s5中,所述自定义逻辑接口用于输出按所述自定义协议生成的报文,包含时钟信号clk_out、数据接口data_out[w-1:0](其中w值范围为1~512)、数据有效信号data_valid、数据id接口id_out[7:0],当所述自定义逻辑接口输出有效数据时,data_valid信号拉高,同时数据id接口输出特定的id以便用户判断当前数据的期望输出端口,若最后一拍数据填不满data_out[w-1:0],则在最后一拍数据高位补零。

26、优选地,自定义报文原则为:报文大小为32~512bytes,报文的前32bit为报文头,其余是报文有效载荷,可根据自定义协议定制报文头内容,报文头可包含报文类型、报文长度等;

27、优选地,对fpga serdes接口使用以xilinx fpga为例,其配置如下:链路总速率需大于或等于单条数据流最高速率;通道数量可按带宽需求配置;用户数据位宽(user datawidth)选择256bit;dataflow mode配置为rx-only simplex;编码方式选择aurora64b66b;gt refalk selection选择mgtrefclk0。

28、与现有技术相比,本发明的有益效果是:本发明提供一种基于fpga的低功耗报文解析与接口恢复架构及方法,本发明通过自定义的报文传输协议实现,使用自定义的光口报文采集,流量检测,异步fifo,报文解析,接口恢复的方法实现能动态控制自身处理频率的低功耗报文解析与传输系统,整个架构均由fpga逻辑实现,自定义逻辑接口简单易开发,具有报文解析灵活、低功耗、报文传输速率高、时序稳定的特点。

当前第1页1 2 
网友询问留言 留言:0条
  • 还没有人留言评论。精彩留言会获得点赞!