专利名称：公众信息微机接收装置的制作方法
技术领域：
本实用新型涉及一种公众信息微机接收装置，尤其适用于采用POCSAG制式发射的公众信息。
POCSAG制式是一种无线通讯规范，我国的无线寻呼业务均采用这种规范进行信号的发射和接收。目前，我国的无线寻呼业务越来越普及，无线寻呼网络的功能日趋完善，已从单纯的寻呼找人发展到可以向用户发射各种公众信息，但由于现有的BP机等接收器的误码率较高且其存贮、阅读和编辑功能很弱，只能适用于接收一些信息量小、准确率要求不高的信息，所以目前只能利用无线寻呼系统发射诸如天气预报、简要新闻等简单信息，而不能适用于传送诸如实时股票信息、民航动态信息等信息量大、准确率高的实用信息。
本实用新型的目的在于提供一种公众信息微机接收装置，以适用于传送各种实用信息。
本实用新型所采用的技术方案是本公众信息微机接收装置是由接收器、信码再生电路和单片机系统组成。其中接收器即为现有POCSAG码接收器，比如手持电话、步话机及BP机中的接收电路。所述的单片机系统为一由单片机、锁存器、EPROM存贮器和RAM存贮器构成的典型单片机系统。信码再生电路由相位变换电路、过零检测电路、位同步产生电路和同步判断电路构成，其中相位变换电路包括一晶振电路，该晶振电路的输出端连接在一分频器的输入端，该分频器的输出端经一速率转换开关与相位变换单元连接。所述的过零检测电路由放大整形部分和过零检测部分组成，放大整形部分的输入端与接收器的输出端相连接，滤掉接收器的输出信号中12KHZ以上的高频信号，并将其整理成为基本对称的方波信号。放大整形部分的输出端与过零检测部分的输入端连接，过零检测部分将上述方波信号的前、后沿检测出来从其输出端d输出，同时，从e端输出一与整形电路的输出信号相位相反的方波信号。所述的位同步产生电路包括鉴相器、同步区间门、抗干扰门和32分频器。所述的同步判决电路包括数字积分电路、三输入或门、二输入或门和D触发器IC36，相位变换电路的输出端a、b分别连接在三输入或门的两个输入端上，位同步产生电路的输出端j连接在该三输入或门的另一输入端上，该三输入或门的输出端与第一计数器IC32的第14脚连接，位同步产生电路的输出端m、n分别连接在二输入或门的两个输入端上，该二输入或门的输出端同时连接在两计数器IC32、IC34的第11脚上，第一计数器IC32的第13脚与第二计数器的第14脚连接，零位检测电路的输出端e同时连接在两计数器的第5脚，位同步产生电路的输出端j同时连接在两计数器IC32、IC34的第11脚上，计数器IC34的第7脚与D触发器IC36的D输入端连接，位同步产生电路的输出端p连接在该D触发器IC36的CK端上，其中D触发器IC36的Q输出端即为本同步判决电路的P1输出端。
本实用新型优点在于电路设计合理、结构紧凑，工作稳定，抗干扰能力强。信息存贮量大，便于与微机连接进行信息的编辑与阅读。
以下结合附图和实施例对本实用新型作进一步描述。
图1本实用新型的电路原理图。
图2本实施例中过零检测电路的电路图。
图3本实施例中相位变换电路的电路图。
图4本实施例中位同步产生电路的电路图。
图5本实施例中同步判决电路的电路图。
图6本实施例中单片机系统的结构示意图。
本公众信息微机接收装置如图1所示，它是由接收器3、信码再生电路和单片机系统5组成。其中接收器3即为现有POCSAG码接收器，比如手持电话、步话机及BP机中的接收电路。
本实用新型中的信码再生电路由相位变换电路1、过零检测电路2、位同步产生电路6和同步判决电路4构成，本实施例中所采用的相位变换电路1如图1、3所示，它包括一由电容C3、电容C4、振荡晶体D、电阻R5、电阻R6和反向器IC8组成的晶振电路11，该晶振电路11的输出端连接在一4040分频器IC9的输入端，该分频器IC9的输出端经一速率转换开关K与相位变换单元12连接，向该相位变换单元12输出76800周或38400周的标准方波信号，相位变换单元由五个反向器IC10、IC11、IC12、IC13、IC14串联连接，其中反向器IC10的输出端作为本相位变换电路的输出端c，反向器IC13的输出端与c端分别连接在与门IC15的两个输入端，该与门IC15的输出端作为本相位变换电路的输出端a，反向器IC11的输出端与反向器IC14的输出端分别连接在与门IC16的两个输入端，该与门IC16的输出端作为本相位变换电路的输出端b，由相位变换单元12将上述标准方波信号转换成相位差为180°的两列窄脉冲，分别从a、b端输出，同时从c端输出与分频器的输出信号相反的方波信号。
本实施例中所采用的过零检测电路2如图1、2所示，由放大整形部分21和过零检测部分22组成，放大整形部分包括一电阻R1，该电阻R1的一端与接收器3的输出端连接，另一端通过电容器C1接地并通过电容器C2与反向器IC1的输入端连接，该反向器IC1的输出端通过电阻R3与反向器IC2的输入端连接，反向器IC3串联在反向器IC2的后面，反向器IC4串联在反向器IC3的后面，电阻R2与反向器IC1并联，电阻R4的一端连在反向器IC2的输入端上，另一端连接在反向器IC3的输出端上。上述放大整形部分接收到接收器3的输出信号，滤掉其中12KHZ以上的高频信号，并将其整理成为基本对称的方波信号。过零检测部分22由三个异或门IC5、IC6、IC7组成，放大整形部分21的输出端与异或门IC5的一个输入端连接，该异或门IC5的另一输入端与电源连接，该异或门的输出端e作为本过零检测电路的一个输出端，该e端连接在异或门IC6的一个输入端，IC6的一个输入端接电源，该异或门IC6的输出端与异或门IC7的一个输入端连接，放大整形部分21的输出端与异或门IC7的另一输入端连接，异或门IC7的输出端d作为本过零检测电路的另一个输出端，上述过零检测部分将上述方波信号的前、后沿检测出来从其输出端d输出，同时，从e端输出一与整形电路的输出信号相位相反的方波信号。
本实施例中所采用的位同步产生电路6如图1、4所示，它包括鉴相器63、同步区间门IC24、加减门64、抗干扰门61和分频电路65。其中加减门64由常开门IC19和常闭门IC20组成，相位变换电路1的输出端a、b分别与常开门IC19、常闭门IC20的输入端连接，该两门的输出经一或门IC21和D触发器IC22与一191型计数器IC23的第14脚连接，以触发该由D触发器IC和计数器IC23构成的32分频器，该32分频器IC23的第6脚与D触发器IC25的CK端连接，通过该D触发器IC25的Q端输出一周期与信码相同的位同步时钟信号，附图4中将该输出端标记为p端，该输出端p与同步判决电路4和单片机5系统。上述同步区间门为一D触发器IC24，32分频器IC23的12脚与同步区间门IC24的D端连接，该同步区间门的CK端与相位变换电路1的输出端a相连接，其输出端Q与所述抗干扰门连接，抗干扰门由与门IC27、非门IC28和D触发器IC26构成，上述同步区间门IC24的输出端Q就连接在抗干扰门中D触发器IC26的时钟驱动端CK上，并且作为本位同步产生电路的j输端，其另一个输出端Q作为本位同步产生电路的n输出端。同时，过零检测电路2的输出端d连接在抗干扰门中与门IC27的一个输入端，该与门IC27的输出端通过非门IC28连在D触发器IC26的13脚上，该D触发器IC26的Q输出端连接在上述与门IC27的另一输入端上。电路工作时，上述同步区间门IC24的Q端输出一波门，其中心正好对准位同步时钟的前沿。由于同步区间门的输出周期为一个码元的宽度，所以抗干扰门在一个码元时间内只放行第一个过零脉冲，放行后即行清零，从而关闭了以后的所有干扰脉冲，起到抗干扰的目的。
为使本电路可以适应于不同的传送速率，本实施例中还可以包括一速率自适应门，它由两个D触发器IC30、IC31和一个异或门IC29构成，抗干扰门中与门IC27的输出端与其中第一D触发器IC30的CK端连接，同步区间门IC24的Q端与第一D触发器IC30的D输入端连接，第一D触发器IC30的Q端与第二D触发器IC31的D输入端连接，异或门IC29的两个输入端分别与p端及相位变换电路1的c端连接，该异或门IC29的输出端连接在上述第二D触发器IC31的CK端，第二D触发器IC31的Q输出端同时与第一D触发器IC30的第4脚和比相电路中或门IC17的一个输入端连接，第二D触发器IC31的Q端与比相电路中与门IC18的一个输入端连接，上述与门IC18的另一个输入端和或门IC17的另一个输入端同时连接在D触发器IC25的Q端上，且作为本位同步产生电路的m输出端。与门IC18的输出端连接在常闭门IC20的另一输入端，或门IC17的输出端连接在常开门IC19的另一输入端。
同步判决电路4的电路如图1、5所示，它包括数字积分电路41、三输入或门IC33、二输入或门IC35和D触发器IC36，本例中数字积分电路41由两个191型加减计数器IC32、IC34组成，相位变换电路的输出端a、b分别连接在三输入或门的两个输入端上，位同步产生电路的输出端j连接在该三输入或门的另一输入端上，该三输入或门的输出端与第一计数器IC32的第14脚连接，位同步产生电路的输出端m、n分别连接在二输入或门的两个输入端上，该二输入或门的输出端同时连接在两计数器IC32、IC34的第11脚上，第一计数器IC32的第13脚与第二计数器的第14脚连接，零位检测电路的输出端e同时连接在两计数器的第5脚，位同步产生电路的输出端j同时连接在两计数器IC32、IC34的第11脚上，计数器IC34的第7脚与D触发器IC36的D输入端连接，位同步产生电路的输出端p连接在该D触发器IC36的CK端上，且同时作为信码再生电路的一个输出端，D触发器IC36的输出端Q作为信码再生电路的一个输出端p1，输出规范的信码信号。
本实施例中所采用的单片机系统5的电路如图6所示，为一由单片机IC37、锁存器IC38、EPROM存贮器IC39和RAM存贮器IC40构成的典型单片机系统，其中单片机IC37的P1.2脚与信码再生电路的信码输出端p1连接，单片机的P3.2脚与信码再生电路的同步信号输出端p连接，单片机的数据总线D0…D7连接在EPROM存贮和RAM存贮器的数据总线上，还分别与锁存器中各触发器的输入端Da-Dh连接，单片机的P2.0…P2.4脚分别与EPROM存贮器和RAM存贮器的高5位地址总线A8…A12连接，EPROM存贮器和RAM存贮器的低八位地址总线A0…A7分别与锁存器的八个输出端Qa…Qh对应连接，单片机的ALE脚与锁存器的第11脚相连接，单片机的第2、11两脚与接口TC232连接，用于实现本接收器与微机的通讯。本单片机系统的工作过程是单片机IC37的P12、P32两脚同时从信码再生电路读入信码信息和同步信息后首先根据同步信息准确定位一个标准SC同步识别码，并且随时用该标准SC码与信码信息比较，如发现某段信码信息与该标准SC码相同或相似，即判定该段信码是一组SC识别码，将随后收到的八桢信码认定为信息数据，提取出来进行存贮。
权利要求1.一种公众信息微机接收装置，其特征在于它由接收器(3)、信码再生电路和单片机系统(5)组成，其中接收器(3)即为现有POCSAG码接收器，所述的单片机系统(5)为一由单片机(IC37)、锁存器(IC38)、EPROM存贮器(IC39)和RAM存贮器构成的典型单片机系统，其中单片机(IC37)的P1.2端与同步判决电路(4)的P1输出端连接，单片机(IC37)的P3.2端与同步判决电路(4)的P输出端连接，所述信码再生电路由相位变换电路、过零检测电路、位同步产生电路和同步判决电路构成，其中相位变换电路包括一晶振电路(11)，该晶振电路(11)的输出端连接在一分频器IC9的输入端，该分频器IC9的两个不同频率的输出端经一速率转换开关K与相位变换单元(12)连接，相位变换单元(12)由五个反向器IC10、IC11、IC12、IC1 3、IC14串联连接，其中反向器IC10的输出端作为本相位变换电路的输出端c，反向器IC13的输出端与c端分别连接在与门IC15的两个输入端，该与门IC15的输出端作为本相位变换电路的输出端a，反向器IC11的输出端与反向器IC14的输出端分别连接在与门IC16的两个输入端，该与门IC16的输出端作为本相位变换电路的输出端b；所述的过零检测电路由放大整形部分(21)和过零检测部分(22)组成，放大整形部分(21)的输入端与接收器(3)的输出端相连接，放大整形部分(21)的输出端与过零检测部分(22)的输入端连接，过零检测部分(22)由三个异或门IC5、IC6、IC7组成，放大整形部分(21)的输出端与异或门IC5的一个输入端连接，该异或门IC5的另一输入端与电源连接，该异或门的输出端e作为本过零检测电路的一个输出端，该e端连接在异或门IC6的一个输入端，IC6的一个输入端接电源，该异或门IC6的输出端与异或门IC7的一个输入端连接，放大整形部分21的输出端与异或门IC7的另一输入端连接，异或门IC7的输出端d作为本过零检测电路的另一个输出端；所述的位同步产生电路包括鉴相器、同步区间门、抗干扰门、和32分频器；所述的同步判决电路包括数字积分电路(41)、三输入或门IC33、二输入或门IC35和D触发器IC36，相位变换电路的输出端a、b分别连接在三输入或门的两个输入端上，位同步产生电路的输出端j连接在该三输入或门的另一输入端上，该三输入或门的输出端与第一计数器IC32的第14脚连接，位同步产生电路的输出端m、n分别连接在二输入或门的两个输入端上，该二输入或门的输出端同时连接在两计数器IC32、IC34的第11脚上，第一计数器IC32的第13脚与第二计数器的第14脚连接，零位检测电路的输出端e同时连接在两计数器的第5脚，位同步产生电路的输出端j同时连接在两计数器IC32、IC34的第11脚上，计数器IC34的第7脚与D触发器IC36的D输入端连接，位同步产生电路的输出端p连接在该D触发器IC36的CK端上，其中D触发器IC材6的Q输出端即为本同步判决电路的P1输出端。
2.如权利要求1所述的公众信息微机接收装置，其特征在于包括一速率自适应门(62)，它由两个D触发器IC30、IC31和一个异或门IC29构成，抗干扰门中与门IC27的输出端与其中第一D触发器IC30的CK端连接，同步区间门IC24的Q端与第一D触发器IC30的D输入端连接，第一D触发器IC30的Q端与第二D触发器IC31的D输入端连接，异或门IC29的两个输入端分别与p端及相位变换电路1的c端连接，该异或门IC29的输出端连接在上述第二D触发器IC31的CK端，第二D触发器IC31的Q输出端同时与第一D触发器IC30的第4脚和比相电路中或门IC17的一个输入端连接。
专利摘要本实用新型为一种公众信息微机接收装置,它由接收器、信码再生电路和单片机系统组成。其中接收器即为现有POCSAG码接收器,所述的单片机系统为一典型单片机系统。信码再生电路由相位变换电路、过零检测电路、位同步产生电路和同步判断电路构成,其中位同步产生电路包括鉴相器、同步区间门、抗干扰门和32分频器。本实用新型优点在于:电路设计合理，结构紧凑，工作稳定,抗干扰能力强。信息存贮量大,便于与微机连接进行信息的编辑与阅读。
文档编号H04B1/06GK2276688SQ9521921
公开日1998年3月18日 申请日期1995年9月12日 优先权日1995年9月12日
发明者张贻和, 徐绍佑, 吴锦唐, 王钢, 华景艺, 黄朝晖, 李孝同, 宋洁萍, 陈家才 申请人:张贻和, 徐绍佑, 吴锦唐, 王钢, 华景艺, 黄朝晖, 李孝同, 宋洁萍, 陈家才