专利名称：具有电子快门的影像感应器的制作方法
技术领域：
本发明涉及一种具电子快门的影像感应器。
现今影像感应器方面，有充电耦合单元(CCD)(CHARGE COUPLE DRIVE)以及由MOS影像感应阵列(IMAGE SENSOR ARRAY)等不同的型式，该充电耦合单元(CCD)将各像素感光所形成的电荷送入至充电耦合单元(CCD)进行储存，然后再依序由CCD的输出端以串行方式送出，而在上述将各像素感应的电荷在同一瞬间送入至CCD内，即形成一种如同「电子快门」的动作，以在正确时间点取得正确的信号。而对于MOS影像感应阵列的结构，主要是省略掉CCD的结构，以下即以形成如
图11的仅4x3像素的影像感应器为例说明，其实际构造上，大致为一类似于动态存储器有整齐排列的像素90，各像素90以感光二极管91以及控制晶体管92组成，通过一垂直扫描电路96以及一水平扫描电路95形成多数字元线93(WORD LINE)以及多数位元线94T(BIT LINE)，此电路的动作方式上，即过垂直与水平扫描电路96、95依序对各个感光二极管91进行扫描，将各感光二极管91因受光而形成的感应电荷经控制晶体管92馈送至相应的位元线94处，以使输出端98可依序送出各像素受光所得的电荷信号，然后通过外部电路转换为影像信号。
此MOS影像感应阵列虽然有着便于制造、低耗电及成本较为低廉的优点，但缺乏CCD的电子快门的作用，亦即在像素90的控制晶体管92仅令感光二极管91的电荷传送至位元线94上而已，并非作为储存电荷之用，而在控制晶体管92导通的期间，除了将感光二极管91的电荷送出外，其他的像素则不断地感应外界光线变化，所以为了取得正确的影像，必须使每个像素依序感光并依序读出电荷，使得每个像素感光的时间长度相同，因此仅适用于静态或是影像变化缓慢的场合(如监视摄影机…等)，对于影像快速变化的场合，则无从达成，而此项缺陷即无法提供快门使现今MOS影像感应阵列无法取代CCD的原因之一。
本发明的主要目的在于提供一种使MOS影像感应器兼具快门效果，以扩大此类影像感应器的运用层面的具电子快门的影像感应器。
本发明的目的是这样实现的，一种具电子快门的影像感应器，其特征在于它包括一上层板，仅需导电材料构成；一下层板，可由硅材料构成具有吸引光线转变为电荷的作用；一重置开关，为串接在下层板与一基准电压之间；一取样/保持开关，为串接于上层板而形成输出信号，通过两开关呈特定时序启闭动作，可在下层板呈浮接状态进行感光及累积电荷，并于下层板连接基准电压之际，使电荷转换至上层板处，而再由上层板送出感应的电荷，而在该电荷转换期间构成如同电子快门的作用。
所述的具电子快门的影像感应器，其特征在于其感光储存单元的上层板可由透明材料构成。
所述的具电子快门的影像感应器，其特征在于其感光储存单元的上层板可由复晶硅构成。
所述的具电子快门的影像感应器，其特征在于其感光储存单元的上、下层板可由一MOS晶体管的栅极以及硅基底取代。
所述的具电子快门的影像感应器，其特征在于其感光储存单元的MOS晶体管可将其源/漏极并联连接形成下层板的电极接点。
所述的具电子快门的影像感应器，其特征在于其感光储存单元的MOS晶体管可将其源/漏极以及与其基底并联连接形成下层板的电极接点。
所述的具电子快门的影像感应器，其特征在于该感光储存单元可由一实际电容器串接一感光二极管构成。
所述的具电子快门的影像感应器，其特征在于该感光储存单元可由一MOS晶体管串接一感光二极管构成。
所述的具电子快门的影像感应器，其特征在于该感光储存单元可由一二极管与一感光二极管构成。
所述的具电子快门的影像感应器，其特征在于该输出信号更可通过一放大晶体管与位元线连接，构成主动影像感应器。
所述的具电子快门的影像感应器，其特征在于更可在输出信号上串接一相同于感光储存单元的寄生或等效二极管相同面积及相同端电压的补偿二极管，以正确地读出感应电荷。
由于采用了上述的技术解决方案，本发明改变MOS影像感应器各像素的基本构造而形成一感光储存单元，巧妙地于此单元的两端连接控制开关，通过控制开关的时序控制，即形成电荷感应及储存的作用，亦即形成如同电子快门的作用般，以解决MOS影像感应器无法适用于影像快速变化场合的限制。
以下结合附图进一步说明本发明的具体结构特征及目的。
附图简要说明图1A是本发明具电子快门的影像感应器的示意图。
图1B是图1A的控制信号时序图。
图2是本发明的第一实施例。
图3是本发明的第二实施例。
图4是本发明的第三实施例。
图5是本发明的第四实施例。
图6是本发明的第五实施例。
图7是本发明的第六实施例。
图8是本发明的第七实施例。
图9A是本发明的第八实施例图。
图9B是图9A的控制信号时序图。
图10A是本发明的第九实施例图。
图10B是本发明的第十实施例图。
图11是现有MOS影像感应阵列的结构示意图。
如图1A所示，本发明的MOS影像感应阵列的各像素内部是使用一感光储存单元10以及两开关(RST)、(SH)构成，其中，该感光储存单元10是由一上层电极板11以及一下层硅材料12以一适当间隔距离配置而成，由外界光线可进入至下层硅材料12处而使其感光与形成电荷(e-)，该下层硅材料12是串接一重置开关RST而与一基准电压(V1)连接，该上层电极板11是串接一取样/保持开关SH而与MOS影像感应阵列的各字元线(BL)连接，以形成信号输出路径，而巧妙地令前述两开关呈不同时序地接通或断开，即可依序对像素进行重置、感光、电荷转换(储存)与输出电荷的动作。
可配合如图1B的两开关的动作时序示意图所示，在t1时间，使两开关(RST)、(SH)均呈接通(高电平)时，在位元线BL送入一V2电压，故而使此感光储存单元10的两端放电至V2与V1的电压值，以形成对感光储存单元10进行重置(RESET)的动作，在上述对感光储存单元10放电完成后，则在t2期间，仅令重置开关RST断开，此时，由于下层硅材料12是呈浮接(f1oating)状态，故可接收外界光线且在内部吸引住受光产生的光电子(e-)，并同时在上层电极板11感应生成与下层硅材料12光电子相关的正电荷(此阶段称的为感光阶段(frame integration))，在t3期间，令重置开关RST恢复接通，使下层硅材料12连接至V1基准电压，并同时令取样/保持开关SH转变为断开状态(令上层电极板11呈浮接状态)，此时，则可令感应的正电荷储存于上层电极板11处(此时即称之为电荷转换(储存)阶段)，在最后的t4时段，令取样/保持开关SH恢复呈接通状态，而使上层电极板11的正电荷读出至位元线BL上(即读出电荷阶段)。
而在上述电荷转换(储存)的期间(t3时段)，除了可将下层硅材料12所累积的光电子，通过电容耦合使上层电极板11储存相关的正电荷外，亦由于此时已将下层硅材料12予以连接至V1电压(非浮接状态)，纵使外界光线送入产生光电子，即直接由参考电压源V1处吸收掉，故使得该下层硅材料12呈不累积感光电子的截止状态，即可防止过度感光，至于感光时间的长度则由第二B图中Δt的大小来决定，此举，即相对于此感光储存单元，有着如同电子快门的作用，其仅在前述Δt期间感光，而在其他时段均呈截止不累积感光电荷的状态，在此时亦由于感光电荷已转换储存于上层电极板11处，故不致造成电荷消失的困扰，故而上述简单的构造，即提供MOS影像感应器各像素具有如同CCD元件般的快门效果，而使其可解决MOS影像感应器无法撷取快速移动影像的缺陷。
而依照上述本发明的影像感应器的架构，其感光储存单元10的上层电极板11可由复晶硅栅极构成，而下层硅材料12则可由MOS晶体管的硅基底达成，故而实际运用上，可使用如图2所示，以MOS晶体管20取代，而将MOS晶体管20的源/漏极(S)、(D)短路做为其电极接点或是使用如图3的第二实施例所示，令电极接点更连接至MOS晶体管的基底亦可达成，此外，亦可如图四、五、六所示，以一实际的电容器30或以一MOS晶体管20甚至以一实际的二极管50形成前述的转换储存功能，然后再串接一感光二极管40形成感光的功能，亦可构成此感光储存单元，而图八、九是表示将感光二极管40反向连接的变化实施例，效果均相同并无差异。
而在图1A的基本架构下，亦可增加如图9A中的放大晶体管60，使其成为主动影像感应器，再经由位元线BL读出电压或电流信号(动作时序如图9B所示)。
另外，考虑图1A或图9A的感光储存单元10的非线性效应，如同此感光储存单元的下方串接一等效二极管，可以图10A的虚线所示的等效二极管(D1)来模拟的情况下，此等效二极管(D1)即如同一可随电压而改变的可变电容(Cd1)，可能造成信号读出误差，针对此问题，则可通过如图10A的外部电路予以校正，位在图10A右侧部位即为错误校正电路，而位在中段位置的运算放大器81以及开关(φ1)仅为一信号读出回路，可配合参看图10B的控制信号时序图所示，开关(φ1)除了在t4(读出电荷)期间为开路，其余时段均呈短路，以令感光储存单元10上端均处于V2电压状态，而仅在欲读出电荷时，经切换为开路状态，以使感光储存单元10上的电荷(QCm)转移至电容(C1)上，以形成输出电压(Vy)，该位在图面右侧的以虚线框区域中的补偿二极管Dec即做为错误校正之用，与位在图面最右侧的运算放大器82、开关(φ2)以及电容(C3)形成一完整的错误校正电路。
以下即说明如何达到修正错误的原理，首先是必须令Cm=C1=C2，且将该补偿二极管Dec设计为相同于等效二极管(D1)的截面积大小，亦即令补偿二极管Dec形成的等效电容(Cdec)相同于等效二极管(D1)的等效电容(Cd1)，当此两二极管(D1)、(Dec)的端电压亦设为相同的情况下，即可抵消该等效二极管(D1)所产生的信号误差，而达到确实反应出实际的感应信号。
假设当图10A中所有运算放大器81、82及所有开关(SH、φ瞠、φ莙)均在理想(IDEAL)状态下，当t1期间，重置开关RST为接通V1电压之际，则Vn1=V1，而在t2(图像感光)期间，由于重置开关RST开路而使n1点呈浮接的状态下，经由感光储存单元的作用，而使Vn1=Vx，故在该n1点的的感光电荷量Qn1=(Vx-V1)、(Cd1+Cm)………(1)于t3(电荷转换)期间，于感光储存单元10的储存电容(Cm)处储存的电荷QCm为QCm=Qn1(Cm/(Cd1+Cm))…(2)因C1=Cm，故Vy=(Qn1/(Cd1+Cm))+V2在上式中，由于等效二极管(D1)的等效电容(Cd1)会随着PN结的偏压而改变，亦即随着Vn1的电压而变化的现象，故导致输出电压(Vy)的变化量与入射光所产生的感应电荷Qn瞠成非线性关系，因此，将前述补偿二极管Dec设计为相同于等效二极管(D1)的等效电容大小(透过面积设为相等)，且令此补偿二极管Dec的端电压(即V3-V2)亦设为相同于等效二极管(D1)的端电压(V1-VSS)，即令Cd1=CDec，故而在t4的读出电荷期间，该C2及CDec处的电荷为(Vy-V萚)、(C2+CDec)=(Qn1/(Cd1+Cm))、(C2+CDec)=Qn1，而在此时最终校正输出电压Vz=(Qn1/C3)+V3，由于C3及V3为常数，故使得输出电压Vz的变化量与入射光成线性关系，因此，即可达到校正因等效二极管(D1)所衍生的错误问题。
权利要求
1．一种具电子快门的影像感应器，其特征在于，它包括一上层板，仅需导电材料构成；一下层板，可由硅材料构成具有吸引光线转变为电荷的作用；一重置开关，为串接在下层板与一基准电压之间；一取样/保持开关，为串接于上层板而形成输出信号，通过两开关呈特定时序启闭动作，可在下层板呈浮接状态进行感光及累积电荷，并于下层板连接基准电压之际，令电荷转换至上层板处，而再由上层板送出感应的电荷，而在该电荷转换期间构成如同电子快门的作用。
2．根据权利要求1所述的具电子快门的影像感应器，其特征在于其感光储存单元的上层板可由透明材料构成。
3．根据权利要求1或2所述的具电子快门的影像感应器，其特征在于其感光储存单元的上层板可由复晶硅构成。
4．根据权利要求1所述的具电子快门的影像感应器，其特征在于其感光储存单元的上、下层板可由一MOS晶体管的栅极以及硅基底取代。
5．根据权利要求4所述的具电子快门的影像感应器，其特征在于其感光储存单元的MOS晶体管可将其源/漏极并联连接形成下层板的电极接点。
6．根据权利要求4所述的具电子快门的影像感应器，其特征在于其感光储存单元的MOS晶体管可将其源/漏极以及与其基底并联连接形成下层板的电极接点。
7．根据权利要求1所述的具电子快门的影像感应器，其特征在于该感光储存单元可由一实际电容器串接一感光二极管构成。
8．根据权利要求1所述的具电子快门的影像感应器，其特征在于该感光储存单元可由一MOS晶体管串接一感光二极管构成。
9．根据权利要求1所述的具电子快门的影像感应器，其特征在于该感光储存单元可由一二极管与一感光二极管构成。
10．根据权利要求1所述的具电子快门的影像感应器，其特征在于该输出信号更可通过一放大晶体管与位元线连接，构成主动影像感应器。
11．根据权利要求1所述的具电子快门的影像感应器，其特征在于更可在输出信号上串接一相同于感光储存单元的寄生或等效二极管相同面积及相同端电压的补偿二极管，以正确地读出感应电荷。
全文摘要
本发明涉及一种具电子快门的影像感应器,可经由一上层电极板以及一下层硅材料形成一感光电容,在上层电极板处经一取样/保持开关形成输出点,而硅材料处串接一重置开关而与一基准电压连接,通过该两开关时序关系的变化,依序对此影像感应单元进行一连串的重置、感光、电荷转换(储存)以及读出等动作,而在电荷转换步骤中,更将硅材料所感光产生的电荷通过电容感应至上层电极板处,再由上层电极板位置读出电荷,以形成具电子快门的效果。
文档编号H04N5/225GK1217620SQ9712228
公开日1999年5月26日 申请日期1997年11月13日 优先权日1997年11月13日
发明者秦旭沅 申请人:点晶科技股份有限公司