专利名称：：扩频通信系统的制作方法
技术领域：
：本发明涉及一个扩频通信系统。当陆地移动通信的诸用户急剧地增加时，扩频通信系统由于其高的频率效率吸引了人们的注意。在各种不同类型的扩频通信中，一个国际通信委员会正在进行DS-CDMA(DS码分多路存取)蜂窝式系统的标准化工作。DS-CDMA系统可分成严格地在时间上和诸基地台同步及和诸基地台不同步的两种类型。全球定位系统(GPS)或其它的诸系统用于为实现同步的同步系统中。同步系统仅靠一个对每个基地台公共的长码的一个同步就能容易地实现初始探测。每个基地台都有都有一个长码的延迟时间，它不同于其它诸基地台的诸延迟时间。因为一个移动台接收来自诸基地台的一个延迟的信息，所以为了交接对周围小区的搜索是很快的。而在不同步系统中，要将诸不同的扩展代码序列从诸基地台相互地分配给诸基地台。因为需要识别一个扩展代码序列，所以移动台进行初始小区(扇区)的搜索要花费较多的时间。当代码是一个长码时要花费大量的时间。然而，可依靠关于来自诸相邻小区的诸基地台的扩展代码的信息减少搜索时间，而且不需要其它的诸系统，如GPS，是它的有利之处。一个在同步系统中为了快速探测的小区搜索方法已在KenichiHIGUCHI，MamoruSAWAHASHI和FumiyukiADACHI的论文“在DS-CDMA不同步的蜂窝式系统中的两级快速长码探测方案”，IEICE技术报告，CS96-19，RCS96-12(1996-05)中提出。由为了识别诸基地台的对应的诸长码LC0到LCX和为了识别诸信道的诸短码SC0到SCY，分别地产生诸组合的代码。诸短码在每个小区中都是公共的，而将代码SC0分配给公共控制信道(导频信道)。移动台在第一个SC0被一个匹配滤波器去扩展，以便检测长码的一个定时。然后，由匹配滤波器或一个滑动相关器识别诸长码。和上述的不同步系统中的数目(扩展代码长度的数目×诸扩展代码相位的数目)比较，小区搜索的数目减少到(扩展代码长度的数目+诸扩展代码相位的数目)。近来需要用于发送不同传输速率的多个信号的一种多媒体通信。在DS-CDMA蜂窝式系统中，提出了一种可变的扩展速率和一种平行的多码类型。一个衰落补偿对于这些用于高质量服务的系统是不可缺少的。图47表示DS-CDMA系统的一个常规的接收机，它有一个接收天线101，用于接收一个扩频信号，一个高频接收部分102，用于将扩频信号变换成一个中频信号，一个分配器103，用于将中频信号分成两个输入到诸乘法器106和107的信号。由一个振荡器104产生一个中频信号(cosωt)并将它输入到乘法器106。由一个移相器105将一个来自振荡器104的信号相移π/2，并将它输入到乘法器107。诸乘法器106和107将这两个分开的信号分别地乘以来自104和105的信号。使来自诸乘法器106和107的诸输出通过诸低通滤波器108和109，从而提取有一个同相分量(I-分量)和一个正交分量(Q-分量)的基带信号。在一个复匹配滤波器110中将I-和Q-分量乘以由一个PN发生器111提供的PN代码序列，以便将它们去扩展。在多路径的环境中，诸去扩展的分量有多个峰值。由一个延迟检测电路112，一个信号电平检测器114和一个相位校正部分116连续地处理去扩展的I-和Q-分量。延迟检测电路112检测多条路径中的一条路径，例如第一条路径，的一个信号，并将该信号输入到一个帧同步检测器113。接收信号的每个帧都有一个已知的导频符号，和在一个时隙中包含四个符号。帧同步检测器113判断四个符号是否对于一个预先确定的延迟图案是相同的，以便检测出帧同步。该检测器将一个帧同步信号输出到相位校正部分116。信号电平检测部分114检测I-和Q-分量的信号电平。多路径选择部分115从最高功率到较高功率选择多条路径，并将一个信号输出到相位校正部分。相位校正部分116有多个相位校正装置和一个根据来自诸部分113和115的信号将去扩展的I-和Q-分量输入到这些装置的选择器。将匹配滤波器110的去扩展信号通过选择器在相位校正装置的定时输入到这些装置，从而相位校正装置实施诸路径的去扩展信号的衰落补偿。为了帧同步需要用一个大电路进行诸模拟信号的一个相乘运算。大量的电功率被消耗了。图48表示一个用于一个扩频通信的接收机，为了进行一个半直接变换。该接收机有一个天线100，用于接收一个fo的信号，一个带通滤波器(BPF)111，一个低噪声放大器(LNA)112，和一个频率变换器113，用于通过和一个频率fL的本机振荡信号混频，输出一个中频fc的信号。频率fL，例如，是接收信号的一个频带的一个边界频率。在最后的输出中，一个DC偏移被减少，但保持一个频率偏移。当接收信号是扩频信号时，在直接变换后实施去扩展。又，直接变换对于诸其它系统，如PHS比扩频通信系统有用。频率变换的输出是在频域中在频率座标上的正和负边。一个频率的一个信道存在于等于接收信号的频率的负的区域。这两个信号被一个复系数滤波器的一个信道滤波器分开。变换器113的输出被正交检波和过抽样，然后由一个希耳伯特变换部分115进行变换。将部分115的I-和Q-分量的输出输入到信道滤波器116，从而减少相邻诸信道的诸信号，并将它们输入到一个解调器117。由一个数据判断部分118将解调信号还原为要发送的数据。希耳伯特变换需要相当复杂的电路。提出本发明是为了解决诸常规的问题并且本发明的一个目的是提供一个能够进行高速小区搜索的扩频通信系统。本发明的另一个目的是提供一个能用于多媒体通信的扩频通信系统。本发明的另一个目的是提供一个在多路径衰落的情形中有高接收质量的扩频通信系统。本发明的另一个目的是提供一个能够进行高速帧同步的扩频通信系统。本发明的另一个目的是提供一个有一个简单的小型电路的一个半直接变换接收机。根据本发明，一个接收一个业务信道和公共控制信道的接收机有多个匹配滤波器，这些匹配滤波器中只少有一个可选择地用于业务或公共控制信道。在初始探测时，将多个匹配滤波器用于接收公共控制信道。在交接时，将多个匹配滤波器用于接收当前的基地台和在诸相邻小区中的诸基地台的诸业务信道。根据本发明，提供一个量化电路，用于量化一个匹配滤波器的一个输出，由延迟检测电路检测该匹配滤波器。将延迟检测电路的一个输出连续地存储在多个延迟电路中，以便进行比较。根据为了进行半直接变换的本发明，一个干扰减少电路有一个实数输入端和一个虚数输入端，分别用于接收一个频率变换电路的一个输出和接收一个“0”输入。图1是一个用于一个D-CDMA蜂窝式系统的接收机的第一个实施例的一个方框图。图2是一个用于一个业务信道的路径选择部分的一个方框图。图3是一个用于一个业务信道的相位校正部分的一个方框图。图4是一个用于业务信道的瑞克组合器的一个方框图。图5是在图1的接收机中进行初始小区搜索的一个流程图。图6是一个用于一个扩频通信系统的接收机的第二个实施例中的一个匹配滤波器的一个方框图。图7是一个用于控制匹配滤波器的寄存器的一个方框图。图8是一个跟随匹配滤波器的电路和表示匹配滤波器本身的一个方框图。图9表示图3中的一个A/D变换器的一个变体。图10是匹配滤波器和跟随它的电路的一个定时图。图11是一个用于存储扩展代码序列的计算寄存器的一个方框图。图12是图11中寄存器多路复用器REG-MUX的交换电路的一个方框图。图13是图1中的一个取样和保持电路的一个电路图。图14是图6中的一个开关的一个电路图。图15是图6中的一个多路复用器的一个电路图。图16是为了设置能用于长延迟多通路信号的扩展代码序列的诸电路的一个方框图。图17是当衰落相关时的信号序列。图18是图6中的一个加法电路的一个电路图。图19是一个匹配滤波器组的第三个实施例的一个方框图。图20表示另一个匹配滤波器组。图21是用于一个匹配滤波器的第四个实施例的一个控制的分层结构的一个概念图。图22表示匹配滤波器的第四个实施例。图23是图22中的匹配滤波器的一个抽样和保持电路的一个方框图。图24是表示图23中的抽样和保持电路的一个更新定时的一个定时图。图25是表示另一个抽样和保持电路的一个更新定时的一个定时图。图26是图22中的时钟脉冲CLK0和CLK1的一个定时图。图27是图22中的一个移位寄存器的一个方框图。图28是图22中的一个输入转换电路的一个方框图。图29是一个接收机的第五个实施例的一个方框图。图30是用于“两级快速长码探测方法”的接收机的一个变体的一个方框图。图31是图29的匹配滤波器中的一个延迟电路的一个方框图。图32表示图31中的电路的一个变体。图33是一个接收机的第六个实施例的一个方框图。图34(a)是表示一个帧同步检测电路的第一个实施例的一个方框图。图34(b)是表示一个帧同步检测电路的第二个实施例的一个方框图。图35(a)是表示一个帧同步检测电路的第三个实施例的一个方框图。图35(b)是表示一个帧同步检测电路的第四个实施例的一个方框图。图36是表示一个帧同步检测电路的第五个实施例的一个方框图。图37是表示一个帧同步检测电路的第六个实施例的一个方框图。图38是表示接收机的第七个实施例的一个方框图。图39表示一个诸信号的一个频谱的一个波形，这些信号是图39(a)中的一个输入信号和图39(b)中的一个中间信号。图40是一个复系数滤波器的一个方框图。图41表示图40中的滤波器的频率响应的一个例子。图42表示一个级联滤波器的频率响应。图43表示图39(b)中的抽样中间信号的一个频谱的一个例子。图44表示七级级联滤波器的频率响应。图45表示六级级联滤波器的频率响应。图46表示一个干扰抑制滤波器的诸输入和输出信号的模拟数据，这些信号是图46(a)中的一个输入信号，图46(b)中的七级级联滤波器一个输出信号和图46(c)中的六级级联滤波器一个输出信号。图47表示用于帧同步检测的一个常规的电路。图48是一个常规的半直接变换接收机的一个方框图。图1是一个用于一个D-CDMA蜂窝式系统的接收机的第一个实施例的一个方框图。参考标号11表示一个信号输入终端，用于接收由一个正交检波从用于第一分支的一个接收机天线(图中未画出)接收到的一个扩频信号产生的第一个分支基带信号，参考标号12表示一个输入信号终端，用于接收由一个正交检波从用于第二分支的一个接收机天线(图中未画出)接收到的扩频信号产生的第二个分支基带信号。第一和第二分支的诸基带信号的一个同相分量(I-分量)和一个正交分量(Q-分量)分别从输入终端11和12输入。由并联连接到终端11和12以便交替地选择第一或第二分支的多个选择器131到13N选择诸基带信号。将被选择的信号输入到与诸选择器131到13N相对应的诸匹配滤波器141到14N。诸匹配滤波器141到14N是诸复匹配滤波器，用于计算在基带信号和一个扩展代码序列的一个复制品之间的相关性，以便去扩展基带信号。对应于从一个扩展代码序列的一个清单(图中未画出)接收到的信号选择该复制品，并将它送到一个扩展代码寄存器。诸匹配滤波器有二重抽样，而且抽头的数目是可变的。该数目从8到1024。任何CCD型的匹配滤波器，SAW滤波器型或数字的IC型，都是可用的，然而由诸本发明者提出的一个模拟匹配滤波器在电功率消耗和计算精度上都是有利的。一个电功率和相关性一起从诸匹配滤波器141到14N输出。一个信号处理部分(图中未画出)产生一个长码定时信号，作为用于瑞克组合的小区搜索和路径选择信号。对于公共控制信道，诸匹配滤波器141到14K和一个路径选择部分16相连接，诸匹配滤波器14K+1到14K+D连接到一个多路复用器15，而对于业务信道，诸匹配滤波器14K+D+1到14N连接到一个路径选择部分20。多路复用器15响应一个来自信号处理部分的控制信号，有选择地将诸匹配滤波器14K+1到14K+D的诸输出送到路径选择部分16或20。在初始小区搜索时，将来自14K+1到14K+D的诸输出输入到选择部分16，而在其它情形输入到选择部分20。路径选择部分16通过多路复用器15接收来自匹配滤波器141到14K的诸输出和来自诸匹配滤波器14K+1到14K+D的诸输出。该部分响应从上述的信号处理部分产生的一个路径选择信号，选择一个或多个路径。信号处理部分计算来自诸匹配滤波器141到14K+D的诸相关性输出的功率和对于每个基地台，接收机就从这些基地台接收诸信号，选择A个较高的功率(A是不小于1的整数)。路径选择部分16选择来自141到14K+D的诸输出，并响应路径选择信号将它们输入到相位校正部分17。相位校正部分17根据在导频信道的接收信号中检测出的相位误差信号，实施来自路径选择部分16的多个路径的输出的衰落校正。为组合0018提供一个瑞克组合器18。用于业务信道的路径选择部分20接收诸匹配滤波器14K+1到14K+D和14K+D+1到14N的诸相关性输出和根据路径选择信号将诸选择的信号输出到诸相位校正部分211到21M。诸相位校正部分211到21M对应于多码的诸代码C1到CM。将由诸相位校正部分211到21M校正的信号输入到诸瑞克组合器221到22M。图2表示路径选择部分20的诸输入和输出信号。将诸匹配滤波器14K+1到14N的诸输出输入到部分20，部分20根据对于每个代码的路径选择信号，选择从最大功率到第A个功率中较高功率的多条路径。如图3所示，相位校正部分211包括多个相位校正装置301和30A，30A对应于第A条路径的最大值。每条通信信道都有一个有预先确定的周期的预先确定的导频信号。通过检测导频符号的一个相位得到相位校正值。将接收信号乘以一个相位误差的复数共轭，以便校正相位。在相位校正装置301中，一个相位误差预期部分321计算来自接收信号的导频符号的相位误差以便产生相位校正信号。延迟电路311将接收信号延迟一个等效于相位误差预期部分321的处理时间的时间。通过在一个乘法电路331中将延迟电路311的输出乘以预期部分321的相位校正信号，在相位上校正一个接收信号。诸相位校正装置302到30A和301相似，而诸相位校正部分212到21M和211相似。在图4中，瑞克组合器221组合在代码C1的相位中被校正的接收信号的诸多路径信号。诸瑞克组合器222到22M组合在代码C2到CM的诸接收信号。瑞克组合器221包括诸延迟电路341到34A和一个用于将诸电路341到34A的诸输出相加的加法器35。诸瑞克组合器222到22M类似于221。将来自诸瑞克组合器221到22M的诸输出RAKEoutC1到RAKEoutCM通过一个并行到串行的变换器23(图1)变换成一个串行信号以便将它输入到一个信号处理部分。如上所述，根据工作条件自适应地利用多个匹配滤波器以便改善小区搜索速度和多速率传送的效率。全部匹配滤波器的数目N，接通的匹配滤波器的数目D和多码的数目M是可变的。在图5中，画出了由接收机进行的初始小区搜索的一个流程图。控制多路复用器15，使得诸匹配滤波器14K+1到14K+D的诸输出被引入路径选择部分16。由这些匹配滤波器实施初始小区搜索。在步骤S11，将一个对于所有的小区共同的公共短码SC0加载到匹配滤波器141的一个PN寄存器。第一个匹配滤波器141在一个长码周期中计算在接收的扩展信号和短码之间的一个相关性。在步骤S12，找到相关性中的一个最大的峰值，所以识别出一个小区的一个基地台，接收机(移动台)就属于这个基地台。在一个计数器中设置一个长码组数“i”的一个初始数“1”(步骤S13)。将短码GIC1到GICK+D加载到诸匹配滤波器141到14K+D的扩展代码寄存器，并将诸匹配滤波器的诸功率输出和一个预先确定的阈值比较。当一个输出超过阈值时，识别出和加载在匹配滤波器中的短码相对应的一个长码组(步骤S14)。在步骤15中，在一个计数器中设置一个在长码组“i”内的长码数“j”的一个初始数“1”(步骤15)。加载包括在长码组中的作为扩展码复制品的诸长码LC(K+D)(j-1)到LC(K+D)j的“B”个芯片的一部分(步骤16)。诸匹配滤波器141到14K+D用诸长码并行地计算相关性。信号处理部分存储诸长码数和功率，并将功率和一个阈值比较(步骤17)。当有一个功率高于阈值时，将该长码数取作基地台的长码数，信号就是从该基地台接收的(步骤20)。而，当没有功率高于阈值时，判断该码是否是长码中的最后一个码。当它不是最后的码时，将计数器中的j增加“1”(步骤S19)，然后重复从S16开始的诸步骤。直到发现一个长码高于阈值，重复步骤S16到S19b。如果步骤S17对于直到最后的码的诸码不判断“是”，则重新开始从步骤S12的过程。通过用K+D个匹配滤波器的平行的识别，一个快速的初始小区搜索是可能的。对于信息通信或交接过程，转接到多路复用器15以便将诸匹配滤波器14K+1到14K+D的诸输出引入路径选择部分20。用于公共控制信道的处理部分只接收来自匹配滤波器141到14K的诸输出。由诸匹配滤波器141到14K接收公共控制信道。用于业务信道的处理部分接收来自所有其它的匹配滤波器14K+1到14N的诸输出。当只用一个代码C1，即，由基地台BS1中的代码C1进行一个信号扩展时，如果不发生分集切换(diversityhand-over)，则用诸匹配滤波器14K+1到14K+2。转接到诸选择器13K+1和13K+2以便将来自终端11的第一个天线分支的接收信号引入到匹配滤波器14K+1，和将来自终端12的第二个天线分支的接收信号引入到匹配滤波器14K+2。设置代码C1作为输入诸匹配滤波器14K+1到14K+2的扩展代码的复制品。将其它的诸匹配滤波器14K+3到14N设置为一个睡眠模，从而使电功率的消耗减少。诸匹配滤波器14K+1到14K+2的诸相关性输出通过多路复用器15输入到用于路径选择的路径选择部分20。从两个天线分支的诸信号最多选择数A的诸路径。将诸接收路径的接收信号输入到和代码C1相对应的相位校正部分211以便进行相位校正，然后由瑞克组合器221将其组合。将瑞克组合器221的输出通过并行串行变换器输入到信号处理部分。将诸相位校正部分212到21M和诸瑞克组合器222到22M设置为一个睡眠模。当接收机接近基地台BS1的小区的一个边界时，发生“两地分集切换”的切换。预先将一个关于周围诸小区的信息给予接收机。在诸匹配滤波器141到14K中设置周围诸小区的基地台BS”和BS3的诸长码，以便进行周围小区的搜索。选择一个最大功率的小区作为转换后接着使用的小区。然后将下一个小区的长码和短码加载到诸匹配滤波器14K+3到14K+4中。将诸匹配滤波器14K+1到14K+4的诸输出输入到用于业务信道的路径选择部分20。相位校正部分211和对应于代码C1的瑞克组合器221为相位校正和瑞克组合而工作。将瑞克组合器的输出通过并行串行变换器输入到信号处理部分。当将数“M”的诸代码用于多码传送时，将代码C1到CM中的每一个加载到两个匹配滤波器。当N-M＝8时，实施四个码的多码传送。当多个抽样和保持电路对应于多个天线分支和共同地对应于诸匹配滤波器141到14N时能够省略诸选择器131到13N。诸抽样和保持电路的诸输出是诸匹配滤波器的选择性输入。为了减小电路的尺寸省略在每个匹配滤波器中的诸抽样和保持电路。能用上述的电路实现除了QPSK以外的其它的诸调制方法如BPSK。图6到18表示接收机的第二个实施例。在图6中，一个用于两个天线分支的分集接收的匹配滤波器包括两个和诸分支的信号Vb1和Vb2相对应的抽样和保持电路组SHG1和SHG2。SHG1和SHG2分别地包括多个抽样和保持电路SH11到SH1n和SH21到SH2n。SHG1和SHG2共同地连接到多个匹配滤波器MUL1到MULm，它们选择地读出诸组中的一个的数据。因为诸匹配滤波器共同地用于SHG1和SHG2的数据，显著地减小了电路的尺寸。每组的诸抽样和保持电路连续地取数据而没有在诸抽样和保持电路之间传送数据。这就防止了传送的误差。在匹配滤波器MUL1中有多个选择器SEL11到SEL1，n，它们对应于在SHG1和SHG2中的诸抽样和保持电路。例如，SEL11接收来自SH11和SH21的诸输出。SEL11选择这些输出中的一个。MUL1包括多个多路复用器MUX11到MUX1，n，它们对应于诸选择器SEL11到SEL1，n，其中每一个都用于将选择器的相应的输出分成两个输出。诸多路复用器是由诸扩展代码控制的，以便转换诸输出。将一个加法器ADD连接到诸多路复用器MUX11到MUX1，n的诸输出端。ADD有两组输入端，和诸多路复用器的两个输出端中的每一个相对应。在图6中，这些组由p(正)和n(负)标志。将加法器ADD的一个输出输入到一个定标器(SCALER)以便调整一个输出电平。诸匹配滤波器MUL2到MULm类似于MUL1。Vout1到Voutm是诸匹配滤波器MUL1到MULm的诸输出。图7表示一个用于控制诸匹配滤波器的寄存器。诸抽样和保持电路SH11到SH1n和SH21到SH2n由一个移位寄存器SMP控制，移位寄存器SMP分别地存储对应于SH11到SH1n和SH21到SH2n的数目为“n”的一比特数据。这些由一个“1”和n-1个“0”组成。将移位寄存器的最后一级馈送回到它的第一级，所以SMP以一个“n”的周期循环比特“1”。诸抽样和保持电路当输入比特“1”时取Vb1和Vb2。将诸扩展代码C1到Cn存储在一个循环扩展代码的寄存器PNSn中。因为诸抽样和保持电路不传送数据，所以寄存器不得不循环扩展代码。当用“n”的一个除数的数目较少的诸扩展代码时，重复地存储这些扩展代码，如在寄存器PNS4中所示。例如，n＝256和除数为4。当用寄存器PNSn的所有的级时，加上所有的“n”个输出。然而，当用较少的扩展代码时，仅加上最后四个数据。由窗口Wn和W4将诸多路复用器的诸输出限制在一个较窄的宽度内。Wn有“1”的“n”个比特，对应于一个“n”的扩展比为了输出所有的“n”个输出。W4有“1”的“4”个比特和“0”的(n-4)个比特，对应于一个“4”的扩展比。在比特“1”处输出数据。图8表示跟随诸匹配滤波器的诸电路。为了容易理解起见匹配滤波器的数目是“8”。两个匹配滤波器MUL01和MUL02是用于导频信道组Pch(公共控制信道)，四个匹配滤波器MUL21到MUL24是用于业务信道组Tch和两个匹配滤波器MUL11到MUL12是用于一个公共的信道Cch。将组Pch和Cch的诸输出输入到有四个输入端和一个输出端的诸多路复用器MUXp1到MUXps。诸多路复用器MUXp1到MUXps选择地输出来自MUL01，MUL02，MUL11和MUL12的四个输出中的一个。将用于多路径的诸抽样和保持电路SHp1到SHps连接到诸多路复用器MUXp1到MUXps的诸输出端。SHp1到SHps保持分别地出现在Pch和Cch中的诸峰值中的一个。将Pch的一个输出输入到一个峰值检测电路PDp以便分类诸相关性输出的功率。将抽取的诸峰值的一个相位寄存在PDp中。PDp对SHp1到SHps输出一个控制信号，由一个解码器DECp将该控制信号解码为诸抽样和保持电路的诸抽样信号。对所有的四个匹配滤波器实施诸峰值的检测和选择。将Tch和Cch的六个输出输入到一个有六个输入端和一个输出端的诸多路复用器MUXt1到MUXtR，以便选择地输出MUL21，MUL22，MUL23，MUL24，MUL11和MUL12的诸输出。将用于多路径的诸抽样和保持电路SHt1到SHtR连接到诸多路复用器MUXt1到MUXtR的诸输出端。SHt1到ShtR保持分别地出现在Tch和Cch中的诸峰值中的一个。将Tch和Cch的诸输出输入到一个峰值检测电路PDt，以便分类诸相关性输出的功率。将抽取的诸峰值的一个相位寄存在PDt中。PDt对SHt1到SHtR输出一个控制信号，由一个解码器DECt将该控制信号解码为诸抽样和保持电路的诸抽样信号。对所有的六个匹配滤波器实施诸峰值的检测和选择。Cch可用于Pch和Tch两者。Pch有2到4个信道，Tch有4到6个信道。可实现各种不同的通信方式。A/D变换器ADp1到ADpS和ADt1到ADtR分别地连接到SHp1到SHps和SHt1到SHtR，或者将诸抽样和保持电路的模拟输出变换成诸数字信号。将ADp1到ADpS的诸输出输入到一个用于多路径的多路复用器MUX31，而将ADt1到ADtR的诸输出输入到一个用于多路径的多路复用器MUX32。这些多路复用器MUX31和MUX32交替地输出诸抽样和保持电路的数据，以便用于衰落校正和瑞克组合的分时处理。所以由于分时处理电路的尺寸很小。能用以时间共用方式使用的一个A/D变换器取代ADp1到ADpS。也能用的一个A/D变换器取代ADt1到AdtR。MUX31连续地将在导频信道中的峰值功率相位上的诸相关性输出输入到一个存储器MEM31。诸输出的I-和Q-分量由一个衰落校正电路PC31加以校正。然后，将信号输入到瑞克组合器RCMB31并输出一个瑞克组合器的输出Sout1。MUX32连续地将在业务信道中的峰值功率相位上的诸相关性输出输入到一个存储器MEM32。诸输出的I-和Q-分量由一个衰落校正电路PC32加以校正。然后，将信号输入到瑞克组合器RCMB32并输出一个瑞克组合器的输出Sout2。图9表示A/D变换器ADp1到ADpS和ADt1到ADtR的一个变体。在导频信道，只有两个A/D变换器ADpI和ADpQ。将ADpI和ADpQ通过多路复用器pMUXI和pMUXQ连接到导频信道的所有的抽样和保持电路SHp1到SHpS。将ADtI和ADtQ通过多路复用器tMUXI和tMUXQ连接到业务信道的所有的抽样和保持电路SHt1到SHtR。ADpI以分时方式变换SHp1到SHpS的I-分量。ADpQ以分时方式变换SHp1到SHpS的Q-分量。本实施例减少了A/D变换器的数目。ADtI和ADtQ类似于ADpI和ADpQ。图10是图8中的电路的一个定时图，表示对于导频信道由MUL01，MUL02，MUL11和MUL12进行的过程。如果在一个符号周期中出现多路径的五个峰值，则用在SHp1到SHpS之间的五个抽样和保持电路。这里，将诸峰值表示在“峰值”图中，而将抽样和保持定时表示在“S/H”图中。将这些抽样数据连续地存储在存储器MEM31中，如在图“存储器”中所示。在一个符号周期后实施衰落校正，然后在延迟了又一个符号周期后实施瑞克组合。如图11所示，将用于诸多路复用器MUX11到MUX1n的诸扩展代码存储在一个计算寄存器CAL-REG中，以便为诸多路复用器产生一个控制信号CR1到CRn。当在一个符号周期结束时瞬间将诸扩展代码改变成下面的诸代码时，将下面的诸代码存储在一个输入寄存器INP-REG中。当重复使用一个短于移位寄存器的总的级数的代码时，用一个转换电路REG-MUX以便将该代码从INP-REG传送到CAL-REG。将对于一个符号的代码存储在INP-REG中并在CAL-REG中重复地再产生该代码。图12表示对于n＝256比特的转换电路REG-MUX。诸垂直线是从INP-REG(在底部)到CAL-REG(在顶部)的诸直线。这些线由数字0到255表示。一个多路复用器MUX61由128个有两个输入端和一个输出端的多路复用器组成，将它连接到诸直线128到255。多路复用器MUX61将INP-REG的诸输出端128到255引入到CAL-REG的诸输入端128到255或者将INP-REG的诸输出端0到127引入到CAL-REG的诸输入端128到255。当将MUX61连接到INP-REG的诸输出端0到127时，将这些输出输入到CAL-REG的诸输入端0到127以及128到255。一个多路复用器MUX62由64个有两个输入端和一个输出端的多路复用器组成，将它在一个比MUX61更接近INP-REG的位置上连接到诸直线64到127。多路复用器MUX62将INP-REG的诸输出端64到127引入到CAL-REG的诸输入端64到127或者将INP-REG的诸输出端0到63引入到CAL-REG的诸输入端64到127。当将MUX62连接到INP-REG的输出端0到63和将MUX61同时连接到INP-REG的诸输出端0到127时，将输出0到63输入到CAL-REG的诸输入端0到63，64到127，128到191和129到255。一个多路复用器MUX63由32个有两个输入端和一个输出端的多路复用器组成，将它在一个比MUX62更接近INP-REG的位置上连接到诸直线32到63。多路复用器MUX63将INP-REG的诸输出端32到63引入到CAL-REG的诸输入端32到63或者将INP-REG的诸输出端0到31引入到CAL-REG的诸输入端32到63。当将MUX63连接到INP-REG的诸输出端0到31，将MUX62连接到INP-REG的诸输出端0到63和将MUX61连接到INP-REG的诸输出端0到127时，将诸输出0到31输入到CAL-REG的诸输入端0到31，32到63，64到95，96到127，128到159，160到191，192到223和224到255。一个多路复用器MUX64由16个有两个输入端和一个输出端的多路复用器组成，将它在一个比MUX63更接近INP-REG的位置上连接到诸直线16到31。多路复用器MUX64将INP-REG的诸输出端16到31引入到CAL-REG的诸输入端16到31或者将INP-REG的诸输出端0到15引入到CAL-REG的诸输入端16到31。当将MUX64连接到INP-REG的诸输出端0到15，将MUX63连接到INP-REG的诸输出端0到31，将MUX62连接到INP-REG的诸输出端0到63和将MUX61连接到INP-REG的诸输出端0到127时，将诸输出0到15输入到CAL-REG的诸输入端0到15，16到31，32到47，48到63，64到79，80到95，96到111，112到127，128到143，144到159，160到175，176到191，192到207，208到223，224到239和240到255。一个多路复用器MUX65由8个有两个输入端和一个输出端的多路复用器组成，将它在一个比MUX64更接近INP-REG的位置上连接到诸直线8到15。多路复用器MUX65将INP-REG的诸输出端8到15引入到CAL-REG的诸输入端8到15或者将INP-REG的诸输出端0到7引入到CAL-REG的诸输入端8到15。当将MUX65连接到INP-REG的诸输出端0到7，将MUX64连接到INP-REG的诸输出端0到15，将MUX63连接到INP-REG的诸输出端0到31，将MUX62连接到INP-REG的诸输出端0到63和将MUX61连接到INP-REG的诸输出端0到127时，将诸输出0到7输入到CAL-REG的诸输入端0到7，8到15，16到23，24到31，32到39，40到47，48到55，56到63，64到71，72到79，80到87，88到95，96到103，104到111，112到119，120到127，128到135，136到143，144到151，152到159，160到167，168到175，176到183，184到191，192到199，200到207，208到215，216到223，224到231，232到239，240到247和248到255。一个多路复用器MUX66由4个有两个输入端和一个输出端的多路复用器组成，将它在一个比MUX65更接近INP-REG的位置上连接到诸直线4到7。多路复用器MUX66将INP-REG的诸输出端4到7引入到CAL-REG的诸输入端4到7或者将INP-REG的诸输出端0到3引入到CAL-REG的诸输入端4到7。当将MUX66连接到INP-REG的诸输出端0到3，将MUX65连接到INP-REG的诸输出端0到7，将MUX64连接到INP-REG的诸输出端0到15，将MUX63连接到INP-REG的诸输出端0到31，将MUX62连接到INP-REG的诸输出端0到63和将MUX61连接到INP-REG的诸输出端0到127时，将诸输出0到3输入到CAL-REG的诸输入端0到3，4到7，8到11，12到15，16到19，20到23，24到27，28到31，32到35，36到39，40到43，44到47，48到51，52到55，56到59，60到63，64到67，68到71，72到75，76到79，80到83，84到87，88到91，92到95，96到99，100到103，104到107，108到111，112到115，116到119，120到123，124到127，128到131，132到135，136到139，140到143，144到147，148到151，152到155，156到159，160到163，164到167，168到171，172到175，176到179，180到183，184到187，188到191，192到195，196到199，200到203，204到207，208到211，212到215，216到219，220到223，224到227，228到231，232到235，236到239，240到243，244到247，248到251和252到255。通过将诸多路复用器转接到包括第0条线在内的诸直线，对CAL-REG的许多组输入端分配和再产生诸较短的代码。图13表示抽样和保持电路SH1有一个连接到一个等效于信号Vb1和Vb2的输入电压Vi4的开关SW43。将一个输入电容C42连接到SW43，和将一个倒相放大器INV4连接到电容C42的一个输出端。通过一个反馈电容C41将INV4的一个输出端连接到它的输入端。当SW43从一个闭合的位置转换到一个断开的位置时，SH1保持Vi4。将一个更新开关SW42并联地连接到C41到INV4，和将一个更新开关SW44连接到C42的一个输入端以便接通一个参考电压Vref。Vref等于INV4的一个阈值电压且INV4的输入总是Vref。当SW44闭合时，在C42的相对的诸终端处的诸电压彼此相等。消除C42的残余电荷。当SW42闭合时，C41被短路，所以消除了C41中的电荷。将一个接地的开关SW41连接到INV4的输入端。当SW41闭合和SW42断开时，INV4的输入端接地。于是，INV4变到饱和区域并且防止电功率的消耗。其它的诸抽样和保持电路与上述的类似。图14表示有一个由pMOS(p型金属氧化物半导体)和nMOS(n型金属氧化物半导体)组成的晶体管电路T5的开关SW41，pMOS和nMOS并联地连到一个输入电压Vin5。将一个仿真(dummy)晶体管电路DT5连接到一个由pMOS和nMOS组成的晶体管电路T5的一个输出端，pMOS和nMOS并联地连到T5并在其输入端和输出端被短路。将一个时钟脉冲CLK0和它的由一个倒相器I5产生的倒置作为诸控制信号输入到T5和DT5的诸门。将控制信号相对于T5和DT5的nMOS和pMOS倒置，并且将对于T5和DT5的控制信号之间的关系彼此倒置。图15表示多路复用器MUX1，它包括诸多路复用器MUX91和MUX92。MUX91由一对CMOS(互补型金属氧化物半导体)开关T911和T912组成，T911和T912分别地连接到一个输入电压Vin9(抽样和保持电路S111的输出)和参考电压Vref。MUX92由一对CMOS开关T922和T921组成，T922和T921分别地连接到一个输入电压Vin9和参考电压Vref。用于MUX91和MUX92的诸控制信号是从一个预控制信号Pct产生的。将Pct输入到一个由缓冲器B91和B92组成的缓冲电路并产生一个延迟预控制信号Pct’。将缓冲电路的一个输入和输出输入到一个NOR(“或非”)门G91和一个AND(“与”)门G92。将G91和G92的输出分别地输入到诸倒相器电路I91和I92。在T911中，将G91的输出输入到nMOS的一个门和将I91的输出输入到pMOS的一个门。在T912中，将I92的输出输入到nMOS的一个门和将G92的输出输入到pMOS的一个门。从G91产生为将Vin9引入到正的一个输出Vop的第一个控制信号ct1。从G92产生为将Vref引入到正的一个输出Vop的第二个控制信号ct2。在T922中，将G91的输出输入到pMOS的一个门和将I91的输出输入到nMOS的一个门。在T921中，将I92的输出输入到pMOS的一个门和将G92的输出输入到nMOS的一个门。从G91产生为将Vin9引入到负方的一个输出Vom的第一个控制信号ct1。从G92产生为将Vref引入到负方的一个输出Vom的第二个控制信号ct2。MUX91和MUX92彼此倒相连接，所以当Vop＝Vin2时Vom＝Vref，而当Vop＝Vref时Vom＝Vin9。图11表示对有一个比一个符号周期长的延迟的多路径设置扩展代码。将一个合成码的第(k-1)个符号周期的一个扩展代码PNk-1加载到一个计算寄存器CAL-REG21，和将一个合成码的第(k-2)个符号周期的一个扩展代码PNk-2加载到一个计算寄存器CAL-REG22。一个匹配滤波器能够检测有一个符号周期的多路径。用二个匹配滤波器能够进行二个符号周期的检测，如图16所示。用有连续地延迟的诸扩展代码的更多个匹配滤波器能够进行诸更长周期的检测。图12表示因为衰落要被校正的接收信号。将诸导频符号Pk，Pk+1，Pk+2，.......加在诸数据信号Sk，Sk+1，Sk+2，.......的前面。为了衰落校正实施由一条实线表示的一个内插。然而，当在数据信号中的信号和干扰的比(SIR)，功率控制比特或其它的信息被快速地处理时，由在数据信号Sk前的仅仅一个导频符号Pk实施外推，如一条虚线所示。如下计算SIR。将在瑞克组合后的导频符号表示在公式(1)中，当α(i)一个固定的符号式样，A(i)振幅，n(i)噪声和干扰的分量，和θ(I)初始残留误差，Pc(i)＝A(i)·ej(α(i)-θ)+n(i)(1)在公式(2)中通过根据固定的导频符号删除导频符号的调制影响计算一个平均信号AV。如在公式(2)中得到I-和Q-分量AVi和AVq。如在公式(3)和(4)中得到信号功率Ps和干扰功率PI。SIR是Ps和PI之比并由公式(5)表示。AV=1NpΣi=1NpPc(i)•e-jα(i)=AVi+jAVq---(2)]]>Ps＝|AV|2＝(AVi)2+(AVq)2(3)P1=1NpΣi=1Np|P(i)•e-jα(i)-AV|2---(4)]]>SIR=PsPI----(5)]]>当改变多路径相位时因为在数据信号前和后的诸导频符号在传输条件中有很大的不同，这些计算是非常复杂的。但是，上述的外推是简单的并有相当好的精度。图18表示有诸电容Cp1到Cpn和诸电容Cm1到Cmn的加法器ADD，电容Cp1到Cpn是为了接收诸正的输入Vo11p到Vo1np，电容Cm1到Cmn是为了接收诸负的输入Vo11m到Vo1nm。分别地由Cp1到Cpn和Cm1到Cmn构成第一和第二种电容耦合。将第一种电容耦合的一个输出输入到一个倒相器INV71，它有奇数个串联连接的CMOS倒相器。将INV71的一个输出端通过一个反馈电容CF71连接到它的输入端。INV71以很好的线性输出第一种电容耦合的输出的一个倒置。将第二种电容耦合的一个输出输入到一个倒相器INV72，它有奇数个串联连接的CMOS倒相器。将INV72的一个输出端通过一个反馈电容CF72连接到它的输入端。INV72以很好的线性输出第二种电容耦合的输出的一个倒置。将INV71的输出端通过一个中间电容CC7连接到INV72的输入端。INV72积分第一种电容耦合的诸输出的倒置和第二种电容耦合的输出。当CC7＝CF71时，INV72的输出由公式(6)给出。Vout6=Σt=1nCpi•Volip-Σj=1nCmi•VolimCF72+Vd---(6)]]>图19表示第三个实施例的一个匹配滤波器组。参考标号11表示一个模拟信号输入终端，用于接收一个基带信号，该基带信号是从由一个天线接收到的一个信号得到的。参考标号12表示一组抽样和保持电路SH1到SH256，它们并联地连接到终端11。由在图19中的诸抽样和保持电路的较上面的相邻区域处的“0”和“1”表示的一个控制信号控制诸抽样和保持电路。当控制信号是“1”时，抽样和保持电路取一个新数据。为对一个抽样时钟脉冲CL作出响应，控制信号被移位。在初始条件时，对于SH1的控制信号是“1”，和SH1从终端11取得模拟信号。在下一个定时中，对于SH2的控制信号是“1”，对于其它的是“0”，所以SH2取得信号。然后，SH3，SH4，.......连续地取得信号。在由SH256抽样后，再次开始从SH1开始的抽样循环。参考标号13表示一个PN代码寄存器，用于存储256个芯片周期的PN1到PN256。寄存器是一种循环的类型。为对一个和CL同步的时钟脉冲CL1作出响应，诸PN代码和循环一起被移位。参考标号141到14256是诸乘法器，用于将来自寄存器13的诸级的诸输出和来自SH1到SH256的诸输出相乘。在寄存器13中的诸PN代码是数字代码，而诸乘法器141到14256是模拟/数字乘法器。参考标号15是一个模拟加法器，用于将乘法器141到14256的诸输出加起来。计算在接收信号和诸PN代码之间的一个相关性。参考标号16是第二个PN代码寄存器。这是循环型的256级的移位寄存器。将四个芯片的PN代码(PN’1到PN’4)反复地存储在寄存器16中。PN代码被一个移位时钟脉冲CL2移位。参考标号171到17256表示诸乘法器，用于将诸抽样和保持电路中的输入信号乘以在寄存器16中的诸PN代码。参考标号18表示一个256级的加法控制寄存器。这是一个循环型的移位寄存器。四个连续的级有数据“1”，其它的级有数据“0”。这些数据是用于多路复用器201到20256的诸控制信号。参考标号19表示一个常数“0”的一个信号输入终端，用于接收来自一个加法器21的对应于“0”的一个信号。诸多路复用器201到20256选择地输出诸乘法器171到17256的输出或和由来自寄存器18的诸输出控制的“0”相对应的信号。当控制信号是“1”时，选择诸乘法器的输出，否则选择“0”。参考标号21表示一个加法器，用于输出4个抽样数据和4个PN代码的一个相关性。所以，通常将诸抽样和保持电路用于256个芯片和4个芯片的诸匹配滤波器，并且电路的尺寸变小。图20表示另一个匹配滤波器组，在其中将数据一个接一个地在诸相继的抽样和保持电路之间传送。31表示一个模拟信号输入终端。32表示一个模拟移位寄存器，用于从终端31抽样模拟信号输入和为对时钟脉冲CL作出响应移位数据。33表示第一种PN寄存器，用于存储来自PN1到PN256的256个芯片的第一种诸PN代码。341到34256是诸乘法器，用于将在寄存器32中的数据乘以PN1到PN256。35表示一个加法器，用于将来自诸乘法器的诸输出加起来。36表示第二种256级的PN代码寄存器，它在第一到第四级中有PN’1到PN’4的诸代码。将“0”存储在其它的诸级中。371到37256是诸乘法器，用于将在SH1到SH256中的抽样信号乘以在寄存器36中的数据。38表示一个加法控制寄存器，用于控制多路复用器401到40256。在第一到第四级中，存储“1”，而在其它的诸级中，存储“0”。39表示“0”输入终端，401到40256表示诸多路复用器，用于选择地输出诸乘法器的诸输出或“0”信号。图21表示第四个实施例的一个匹配滤波器的一个分层结构。在该分层结构中，“RESET(置位)”是顶，两个系统时钟脉冲“CLK0”和“CLK1”以及“PN-CODE(PN代码)”是第二层，第三层是“TAPNUMBERCONTROL(抽头数控制)”，第四层包括“CALCULATIONMODE(计算模)”和“SHORT-CODEANDLONG-CODE(短码和长码)”。第五层是“SLEEPCONTROL(睡眠控制)”和第六层是“REFRESHCONTROL(更新控制)”。较上面的层对较下面的层有优先权。一个睡眠模的一个电路不需要更新。这意味着“SLEEPCONTROL(睡眠控制)”优于“REFRESHCONTROL(更新控制)”。“TAPNUMBERCONTROL(抽头数控制)”优于“SLEEPCONTROL(睡眠控制)”和“REFRESHCONTROL(更新控制)”两者。分层结构使控制系统简单和电路尺寸变小。当一个便携式终端处于一个等待状态时，为了节省功率的间歇接收发生了。抽样和保持电路及加法电路间歇地工作并且在大部分时间处于睡眠模。对于“TAPNUMBERCONTROL(抽头数控制)”，一个移位寄存器的诸反馈线受到控制，从而使有需要长度的PN代码序列循环。当抽样和保持电路及加法电路的一部分由于抽头数的减少而不需要时，这些电路变到睡眠模。图22表示有图21中的分层结构的一个匹配滤波器。为了产生相互倒置的时钟脉冲CLK0和CLK1，提供一个时钟脉冲产生电路。CLK0是用于匹配滤波器的整个系统的一个系统时钟脉冲。CKL1是用于一个双重抽样的CLK0的中间定时的一个抽样信号。将CLK0输入到一个睡眠控制电路SLPCNT和一个更新控制电路REFCNT。这些电路根据时钟脉冲CLK0周期地实施诸电路的睡眠和更新。将CLK0和CLK1作为诸定时信号输入到抽样和保持电路SH以便接收一个输入信号Vin。抽样和保持电路SH连续地保持输入信号并将该信号乘以一个PN代码序列。提供一个短码PNS和一个长码PNL作为PN代码序列。从一个短码寄存器SCREG供给PNS，从一个长码寄存器LCREG供给PNL。将PN代码序列通过一个输入开关电路INSW输入到一个移位寄存器SREG。移位寄存器SREG在诸中间级和最后级有多个反馈输出IR1，IR2，.........，IRn。抽样和保持电路接收在移位寄存器中的所有数据，所以乘法器受到控制。将抽样和保持电路SH的诸输出输入到一个加法器ADD，它将两个双重抽样数据加起来，以便产生相加的结果Vout1和Vout2。将抽头数控制信号TCNT输入到INSW，INSW根据TCNT选择诸反馈输出IR1到IRn中的一个。将选择的输出引入到移位寄存器的输入端。实施有预先确定数目的PN代码序列的循环。如图23所示，抽样和保持电路SH有诸抽样和保持电路的第一和第二组G1和G2用于接收模拟输入电压Vin。G1由诸抽样和保持电路SH11，SH12，........，SH1n组成，而G2由相互对应的诸抽样和保持电路SH21，SH22，........，SH2n组成。交替地使用这些组。将第一组的诸抽样和保持电路在一个(n+1)个芯片时间的周期中连续地更新。提供一个抽样和保持电路SH1a以便当诸抽样和保持电路SH11到SH1n中的一个被更新时使用它。当所有的SH11到SH1n被使用时，更新SH1a。将第二组的诸抽样和保持电路类似于第一组连续地更新。对于在SH21到SH2n之间的一个更新的抽样和保持电路提供一个抽样和保持电路SH2a。当所有的SH21到SH2n被使用时，更新SH2a。更新控制与抽头数控制无关。当为了简化控制减少抽头数时，更新未用的诸抽样和保持电路。G1和G2分别地有一个基于CLK0和CLK1的定时。CLK0和CLK1有一个芯片时间的周期，并被芯片时间的一半相互移位，如图26所示。由SH11，SH21，SH12，SH22，........，SH1n，SH2n在每1/2芯片时间上实施Vin的抽样和保持。提供和SH11到SH1n及SH1a对应的多个多路复用器MUX11到MUX1n及MUX1a，以及和SH21到SH2n及SH2a对应的多个多路复用器MUX21到MUX2n及MUX2a。当PN代码是“1”时多路复用器MUX1i输出一个正的输出Vo1ip，当PN代码是“0”时多路复用器MUX1i输出一个负的输出Vo1im。图24是为了容易理解起见当诸抽样和保持电路的总数为“6”时的一个更新定时的定时图。在图中，在诸实线脉冲实施诸抽样和保持，而在诸虚线脉冲实施更新。首先，SH11被更新并被SH1a所代替。由SH1a保持的数据一直保持到完成SH1的下一次抽样定时为止，然后更新SH1a。在SH1a刚被更新后SH12就被更新，然后由SH1a保持一个新的数据。类似地，将SH13和其它的诸抽样和保持电路用于抽样和被更新。如图25所示，当抽头的数目减少到“3”时，不管抽样和保持的频率如图24所示增加到两倍，更新的定时和图24中的相同。这就简化了控制。对于更经常的更新，用于替代的诸抽样和保持电路的数目要更多。图27表示移位寄存器SREG，它由多个小的串联连接的移位寄存器SR91，SR92，......，SR9k组成。分别地从诸寄存器SR1，SR2，......，SRn输出诸反馈输出IR1，IR2，.......，IRn。通过由INSW选择诸输出，移位寄存器变得相当简单。图28表示INSW，它由一个选择器SEL10组成。将上述的PNS，PNL，TCNT，IR1到IRn输入到SEL1，并且SEL10选择地输出这些输入中的一个作为一个输出DD10。图29表示接收机的第五个实施例。中频的接收信号Ain1被正交检波分成I-和Q-分量，并使它们分别地通过低通滤波器LPF1和LPF2。将来自LPF1和LPF2的I-和Q-分量I和Q输入到一个匹配滤波器MF以及多个延迟电路D1，D2，.......，Dn。将对应于D1到Dn的多个滑动相关器SC1到SCn分别地连接到诸对应的延迟电路的诸输出端。由MF以高速度实施多路径的初始探测和相位变化检测。SC1到SCn实施数据解调。诸滑动相关器消耗的电功率要比匹配滤波器少得多。接收机有高的探测和相位变化检测的性能和低的功率消耗。将MF的一个输出输入到一个用于计算相关功率的功率计算部分PC。由一个路径检测部分PD对一个确定的时间长度循环地积分计算得到的功率。选择从最大功率到较高功率的多条路径。将PD的一个输出输入到一个相关控制部分CC，它控制诸延迟电路D1到Dn的延迟时间，所以选择的诸信号对于由一个瑞克组合器RAKE进行的瑞克组合是彼此同步的。RAKE对I-和Q-分量输出组合的解调的数据Doi和Doq。由MF检测相位变化，所以不需要如一个延迟锁定环路(DLL)那样的用于跟踪的任何电路。从而使电路尺寸和电功率的消耗降至最小。在“两级快速长码探测方法”中，定义一个对所有的基地台公共的一个短码和对每个基地台彼此无关的诸长码。由两级去扩展和解调解调这些代码。传送一个仅由短码调制的控制信号。接收机用短码的去扩展检测长码的定时。长码的探测变成高速度的。在图30中，将低通滤波器后面的一个接收信号RS输入到一个开关SW，SW将RS输出到两个输出端中的一个。将第一个输出输入到一个短码处理部分SP和将其它的输入到多个长码处理部分LP1到LP3。LP1到LP3对应于由MF检测的诸路径，例如，LP1对应于最大功率的路径，而LP2对应于第二个功率，和LP3对应于第三个。长码处理部分的数目由多路径的一个预测的数目确定。SP包括MF和一个短码产生部分SG，用于计算RS和短码的相关性和检测用于初始获取及周围小区搜索的长码定时。LP1包括滑动相关器SC和一个长码产生部分LG，用于计算RS和长码的相关性，即用于去扩展。LP2和LP3类似于LP1。将MF的输出输入到一个用于存储多个输出功率的存储器MEM。由一个最大值检测部分MS检测功率的最大值，将MS的输出输入到LG。MS确定SC和RS之间的相关性计算的一个定时和根据小区搜索确定长码的产生。短码是由一个“异-或”门G用长码组成的。将G的一个输出输入到一个乘法部分M。将M的一个输出输入到一个用于积累相乘结果的积分器IND。将IND的一个输出输入到一个平方律检波器SLD。由一个加法器ADD将LP1到LP3的诸SLD的诸输出加起来。将一个输出ADD输入到一个比较器COMP。因为积分多个滑动相关器的相关功率的诸输出，所以降低了噪声的影响和改善了判断的精确性。进一步将MS的输出输入到一个阈值确定部分TD，并且比较器COMP比较来自ADD和TD的诸输出。将由短码产生的相关性功率和由TD确定的阈值比较。因为TD根据由SP检测出的功率确定阈值，所以该阈值是合理的。我们得到适当的长码同步。图31表示诸延迟电路和MF。MF包括多个串联连接的抽样和保持电路S1到SN，用于连续地保持一个数字输入信号Din。将来自S1到SN的诸输出d1到dN引入到一个乘法器MUL以及多个延迟电路DL1到DLn。诸延迟电路有有N个输入端和一个输出端的诸多路复用器MUX1到MUXn。诸多路复用器中的每一个选择一个输入，使得诸滑动相关器的相关峰值被调整成同相。替代上述的类型，匹配滤波器和诸滑动相关器可以是模拟型的。在图32中，用一个存储器MEM取代诸延迟电路。将输入信号Vi连续地输入到在MEM中诸预先确定的区域。用一个新的数据代替最老的数据。在诸连续的数据输入之间的一个时间间隔中，将对应于延迟的诸读出地址ADD1到ADDn输入到MEM。读出一个定时信号。用一个较简单的电路设置延迟时间。图33表示第六个实施例。不延迟输入信号但是延迟PN代码。将PN代码存储在一个PN代码发生器PNG中，PNG由一个其最后一级被反馈回到第一级的移位寄存器组成。将所有级的诸PN代码PN1到PNN平行地输出到分别地和SC1到SCn连接的诸多路复用器MUX41到MUX4n。MUX41到MUX4n选择诸输出，以便产生一个相关峰值。因为多个滑动相关器共同使用一个发生器PNG，所以电路的尺寸很小。图34(a)表示一个用于一个扩频通信的帧同步电路。在该图中，11表示一个一比特量化电路，用于将复匹配滤波器的输出的I-和Q-分量变换成诸符号信号sgn(Di)和sgn(Dq)。然后将模拟去扩展信号变换成一个一比特的数字数据。12表示一个延迟电路，用于将电路11的一个输出延迟一个符号时间。13表示一个复数乘法电路，用于将电路11的公式(7)中的输出乘以电路12的一个输出的一个共复数。如公式(8)和(9)所示，得到延迟检测的I-和Q-分量Xi和Xq。Xi+j·Xq＝[sgn(Dj(1))+j·sgn(Dq(1)]·[sgn(Di(2))-j·sgn(Dq(2)](7)Xi＝sgn(Di(1))·sgn(Di(2))+sgn(Dq(1))·sgn(Dq(2))(8)Xq＝-sgn(Di(1))·sgn(Dq(2))+sgn(Dq(1))·sgn(Di(2))(9)诸公式的计算是1比特数据的加法和减法运算，能用一个简单的数字电路来完成。将乘法电路13的一个输出输入到一个延迟电路14并传送到和电路15串联连接的延迟电路15和16。当包括在时隙中的导频符号序列是Pr(1)到Pr(4)时，乘法电路13连续地输出Pr(1)和Pr(2)，Pr(2)和Pr(3)，以及Pr(3)和Pr(4)的一个延迟检测输出。在一个符号时间后，延迟电路16，15和14输出Pr(1)和Pr(2)，Pr(2)和Pr(3)，以及Pr(3)和Pr(4)的诸延迟检测输出。将这些延迟检测输出输入到诸乘法电路17到19。将从诸已知的导频符号计算得到的一个理论的延迟检测图案输入到诸乘法电路17到19。当已知的导频符号序列是Po(1)，Po(2)，Po(3)和Po(4)时，从乘法电路19输出一个Po(1)和Po(2)的一个共轭复数的乘积，从乘法电路18输出一个Po(2)和Po(3)的一个共轭复数的乘积，以及从乘法电路17输出一个Po(3)和Po(4)的一个共轭复数的乘积。用一个加法器20将诸乘法电路17到19的诸输出加起来。当延迟检测和理论的图案一样时，加法器的一个输出达到最大。实践中，将加法器的输出和一个阈值比较，并当输出高于阈值时判断加法器的输出是相同的。图34(b)是图34(a)中的实施例的一个改进。将一个延迟符号量化为一比特，但是未延迟符号保持不变。本实施例进行公式(10)的一个计算并得到公式(11)和(12)的Xi和Xq。Xi+j·Xq＝(Di(1)+j·Dq(1))·[sgn(Di(2)))-j·sgn(Dq(2)))](10)Xi＝Di(1)·sgn(Di(2))+Dq(1)·sgn(Dq(2))(11)Xq＝-Di(1)·sgn(Dq(2))+Dq(1)·sgn(Di(2))(12)当未延迟符号是一比特和延迟符号保持不变时，计算和上述的相似。参考图35(a)和(b)描述第二和第三个实施例。在图35(a)中，用诸延迟电路21到24连续地延迟符号。将诸延迟电路21到24的诸输出分别地输入到诸乘法电路25到28。用一个加法器29将诸乘法电路25到28的诸输出加起来，然后将这些输出输入到一个绝对电路30。将一个去扩展信号Di+jDq输入到延迟电路21，将导频符号图案的一个共轭复数输入到诸乘法电路25到28。当接收符号和理论的图案相同时，Di和Dq如公式(13)和(14)所表示的。我们得到公式(15)。Di＝Iicosθ-Iqsinθ(13)Dq＝Iisinθ+Iqcosθ(14)(Di+j·Dq)·(Ii-j·Iq)＝(Di·Ii+Dq·Iq)+j·(-Di·Iq+Dq·Ii)＝(Ii2+Iq2)cosθ+j·(Ii2+Iq2)sinθ(15)由QPSK调制导频符号，并且Ii和Iq分别地为“+1”和“-1”。于是，绝对电路的一个输出如公式(16)所示。x=|[Σn=14(Iin2+Iqn2)]·cosθ+j·[Σm=14(Iin2+Iqn2)]·sinθ|=2[Σn=14(Iin2+Iqn2)]2----(16)]]>图35(b)表示第四个实施例，其中用诸减法器31，32和33将诸乘法电路26，27和28的三个输出分别地从诸输出25，26和27中减去。将诸减法器31，32和33的诸输出输入到诸绝对电路34，35和36，用一个加法器37将诸绝对电路34，35和36的诸输出加起来。如果相继的符号的相位彼此相等，则来自诸减法器31到33的诸输出为零，如公式(17)所示。(Di(1)+j·Dq(1))·(Ii(1)-j·Iq(1))-(Di(2)+j·Dq(2))·(Ii(2)-j·Iq(2))＝0(17)当电路37b的一个输出是最小时，接收的符号和理论的符号相同。对于帧同步，必须研究诸导频符号的连续的16个时隙。图36表示一个用于帧通步的电路。在图36(a)中，对于16个时隙的诸延迟电路41到52是串联连接的。和诸延迟电路对应的多个乘法电路61到72和诸对应的延迟电路连接。用加法器73将诸乘法电路的诸输出加起来。将加法器的输出输入到一个绝对电路74。本实施例和图35(a)的实施例相似。绝对电路74的输出如公式(18)所表示的。x=|[Σn=164(Iin2+Iqn2)]·cosθ+j·[Σn=164(Iin2+Iqn2)]·sinθ|=2[Σn=164(Iin2+Iqn2)]2---(18)]]>图36(b)表示输入到诸延迟电路41到52的时钟脉冲信号CLK。时钟脉冲和诸导频符号P1到P4，P5到P8，........，P13到P16同步。图37表示用于帧同步的另一个电路。在图37(a)中，对于16个时隙的诸延迟电路41到52是串联连接的。对应于诸延迟电路的多个乘法电路61到72和对应的诸延迟电路连接。用诸加法器81，82，......，86将每个时隙的诸乘法电路的诸输出加起来。将诸加法器的输出输入到各个绝对电路84到86。然后用一个加法器87将诸绝对电路的诸输出加起来。加法器87的输出如公式(19)所示。x=|[Σn=14(Iin2+Iqn2)]·cosθ1+j·[Σn=14(Iin2+Iqn2)]·sinθ1|+...]]>...+|[Σm=6164(Iin2+Iqn2)]·cosθ16+j·[Σn=6164(Iin2+Iqn2)]·sinθ16|]]>=2[Σn=14(Iin2+lqn2)]2+···2[Σn=6164(Iin2+Iqn′2)]2---(19)]]>图38表示接收机的第七个实施例，接收机有一个天线10，一个带通滤波器(BPF)11和14，一个低噪声放大器(LNA)12，一个频率变换器13，一个相邻信道的干扰滤波器(ICF)15，一个解调器16和一个数据判断部分17。接收机是一个半直接变换型的。应该如此确定输入到频率变换器13的本机振荡信号的频率fL，使不包含干扰分量。频率fL和由天线接收到的信号的中心频率f0当接收信号的带宽为2B时有3B的差。将BPF14的输出输入到ICF15的一个实数输入端，而ICF15的虚数输入端接地。将实数和虚数的诸输出输入到解调器16，从而得到基带信号的I-和Q-分量。数据判断部分产生要被传送的数据。因为ICF15的虚数输入是“0”，能够省略一个希耳伯特变换装置。所以简化了电路。相邻信道的干扰滤波器(ICF)15如下工作。由天线接收的信号如公式(20)所表示的。r(t)=cos(2πfot+θo(t))+Σi=1Mcos(2πfit+θi(t)))----(20)]]>这里，fo接收信号的中心频率，θo由于接收信号的数据调制产生的相位，fi(i＝1，2，......，M)相邻信道的干扰波的中心频率，和θi(t)(i＝1，2，.....，M)由于相邻信道的干扰波的数据调制产生的相位。干扰波的中心频率以恒定的频率差以fo为中心对称地分布。于是，给出公式(21)和(22)。fi＝fo-i·2B(i＝1，2，…，M/2)(21)fi＝fo+(i-M/2)·2B(i＝M/2+1，…，M)(22)在公式(21)中，为了简化起见略去了相位项。于是，得到接收信号r(t)的公式(23)。r(t)=cos2πfot+Σi=1Mcos2πfit]]>=(ej2πfot+e-j2πfot)/2+]]>Σi=1M(ej2π(fo+i·2B)t+e-j2π(fo+i·2B)t+ej2π(fo-i·2B)t+e-j2π(fo-i·2B)t)/2---(23)]]>例如，当M＝2时，r(t)由公式(24)表示。r(t)=(ej2πfot+e-j2πfot)/2+]]>(ej2π(fo+2B)t+e-j2π(fo+2B)t+ej2π(fo-2B)t+e-j2π(fo-2B)t)/2---(24)]]>图39(a)是公式(24)中的r(t)的一个频谱。相邻信道的干扰波存在于fo+2B和fo-2B的频率上。频率变换器13输出有一个中心频率fc的一个中频信号。在正和负的频率分量不相互干扰的条件下，选择频率fc有最小值。如公式(25)所式，fc＝3B。fc＝3B(25)通过BPF14的频率变换器13的输出如公式(26)所示。r(t)＝(ej2π(3B)t+e-j2π(3B)t+ej2πBt+e-j2πBt+ej2π(5B)t+e-j2π(5B)t)/2(26)公式(26)的r(t)的频谱如图39(b)所示。接收信号有一个中心频率3B，相邻信道的干扰波的诸频率是B和5B。ICF15的实数和虚数输xI(t)和xQ(t)如公式(27)和(28)所示。xI(t)＝cos(2πBt)+cos(2π(3B)t)+cos(2π(5B)t)(27)xQ(t)＝0(28)ICF15是由多个串联连接的陷波滤波器构成的。如图40所示，一个陷波滤波器由下列电路组成一个抽样和保持电路20，一个连接到抽样和保持电路的一个输出端的延迟电路21，一个连接到电路20和并联地连接到延迟电路21的加法电路23，以及一个用于将电路21的一个输出乘以一个复数乘子“a”和用于将一个相乘的结果输入到加法器23的乘法电路。当陷波滤波器的一个输入是x(t)时，电路20的抽样周期是T，fs＝1/T和信道间隔是2B。x(t)由公式(29)表示。x(t)=ej2πfot+Σi=1M(ej2π(fo+i·2B)t+ej2π(fo-i·2B)t)----(29)]]>a＝ejθ(30)乘子“a”如公式(30)所示。一个输出y(t)是来自加法器23的输出。由于间歇抽样产生的离散的x(t)和y(t)是x(n)和y(n)。这里，滤波器H(f)的频率响应如公式(31)所示。H(f)＝Y(f)/X(f)(31)X(f)和Y(f)是x(t)和y(t)的傅氏变换。可将公式(31)改写如下。H(f)＝1+a·e-j2π/T(32)从公式(30)，|H(f)|2由公式(33)表示。|H(f)|2＝|1+a·e-j2πfT|2＝2(1+cos(2πfT-θ))(33)频率响应的振幅是一个周期为1/T的周期函数，有一个周期的中心频率，它由公式(34)给出。fc＝(θ/(2π))·fc+j·fs(j整数)(34)频率响应的零点如公式(35)所示。fn＝((θ+(2·k-1)·π)/(2π))·fs＝((θ-π)/(2π))·fs+k·fs＝(θ/(2π))·fs-fs/2+k·fs(k整数)＝fc±fs/2(35)在峰值点和零点处的振幅如公式(36)和(37)所示。|H(fc)|2＝4(峰值点)(36)|H(fn)|2＝0(零点)(37)图41表示陷波滤波器的频率响应的一个周期。当调整零点频率使其等于诸相邻信道的干扰频率时，相邻信道的干扰减少了。图42表示一组级联的陷波滤波器，用于减少诸相邻信道的大量干扰。频率响应如公式(38)和(39)所示。Hc(f)=Πi=1N(I+ai·e-j2xfr)]]>(∏相乘系列)ai=ejθi]]>(i＝1，2，…，N)(39)应调整θi使零点频率和中心频率有适当的值。如果图39(b)的信号(fo＝3B)被一个fs＝16B的频率抽样，则抽样信号有一个图43的频谱。在图43中，用诸虚线箭头表示在图39(b)中的负的部分。表1下面是诸级联的陷波滤波器的诸例被减少的干扰</tables>在表1中，-11B是5B的一个对称点，11B，13B，15B，17B是-5B，-3B，-B和B的诸对称点。因为接收信号的-3B也象一个干涉那样地被减少，所以输出y(t)只有一个分量ej2π(3B)t(包括I和Q)。七个级的例4的频率响应如图44所示。六个级例1到4，6和7可能有负的分量没有减少的频率响应。仅保留实部cos(2π(3B))的诸分量。一个周期的频率响应如图45所示。一个fc＝3B，M＝2，fs＝16B和B＝32kHz的例子的七级滤波器的模拟数据如图46(b)所示。图46(a)是一个输入信号x(t)，图46(c)是在图45中所示的滤波器的一个比较数据。N级级联的滤波器有公式(40)的Z变换的一个传递函数，它被展开成公式(41)。Hc(z)=Πi=1N(1+ai.z-1)----(40)]]>Hc(x)=Σj=0N(bj·z-i)---(41)]]>b0＝1，b1=Σi=11ai,]]>bN=Πi=1Nai]]>权利要求1.一个扩频通信系统的DS-CDMA蜂窝式移动无线电装置有多个相互不同的和所有小区对应的长码序列，用于对所有的小区公共的一个公共控制信道的一个或多个短码序列和多个相互不同的和诸移动台对应的用于诸业务信道的短码，一个发送信号被所说的诸短码扩展，为此，一个接收机包括一个或多个第一种匹配滤波器，用于计算一个接收信号和所说的诸长码序列的相关性，为了去扩展由所说的诸长码序列扩展的所说的接收信号。一个或多个第二种匹配滤波器，用于计算所说的接收信号和用于所说的公共控制信道的所说的诸短码序列的相关性，为了去扩展由所说的诸短码序列扩展的所说的接收信号。一个或多个第三种匹配滤波器，用于计算所说的接收信号和用于所说的业务信道的所说的诸短码序列的相关性，为了去扩展由所说的诸短码序列扩展的所说的接收信号。一个或多个第四种匹配滤波器，用于计算所说的接收信号选择地和所说的诸长码序列，用于所说的公共控制信道的所说的诸短码序列或用于所说的业务信道的所说的诸短码序列的相关性。2.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，其中所说的诸第四种匹配滤波器当实施一个初始小区搜索时计算和用于所说的公共控制信道的所说的诸短码序列的相关性。3.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，其中所说的诸第四种匹配滤波器计算和所说的诸长码序列的相关性，所以当在一个交接前实施周围小区的搜索时，平行地计算一个当前的基地台的所说的诸长码序列和一个周围的基地台的所说的诸长码序列。4.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，其中所说的诸第四种匹配滤波器计算和用于所说的业务信道的所说的诸短码序列的相关性，所以当在一个交接时，平行地计算一个当前的基地台和一个周围的基地台的所说的诸短码序列。5.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，其中所说的第四种匹配滤波器和用于一个多码信号的所说的第三种匹配滤波器合作地，计算和用于所说的业务信道的所说的诸短码序列的相关性。6.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，其中所说的第四种匹配滤波器和所说的诸第二及第三种匹配滤波器合作地，计算和用于所说的业务信道和所说的公共控制信道的所说的诸短码序列的相关性，所以将所说的诸匹配滤波器的诸输出用于多路径信号的瑞克组合的路径选择。7.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，其中提供多个天线分支，并且将所说的诸第一到第四种匹配滤波器选择地用于每个分支。8.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，其中提供多组和所说的诸分支对应的抽样和保持电路和多个选择器，每个选择器都和所说的诸匹配滤波器中的一个相对应，每个所说的选择器选择地将所说的诸分支中的一个的所说的接收信号输入到所说的对应的匹配滤波器。9.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，其中提供多个天线分支，并且将所说的诸第一到第四种匹配滤波器选择地用于每个分支。10.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，它进一步包括一个在每个预先确定的周期，插入在所说的发送信号和一个发送功率控制(TPC)信号中的预先确定的导频符号，所说的发送信号被所说的诸导频符号分开到多个时隙中，所说的接收机判断TPC和根据一个正好在所说的时隙前的所说的导频符号的每个所说的时隙的一个信号功率与干扰功率之比(SIR)。11.一个在权利要求10中所述的DS-CDMA蜂窝式移动无线电装置，其中通过组合所说的诸长码序列和用于所说的业务信道的所说的诸短码序列，产生诸组合的代码序列，将所说的导频符号插入所说的诸组合的代码序列，所说的接收机用用于所说的业务信道的所说的诸短码序列去扩展所说的接收信号，以便产生一个去扩展信号。12.一个在权利要求11中所述的DS-CDMA蜂窝式移动无线电装置，对于一个多路径的相位检测，一个衰落补偿和一个瑞克组合处理所说的去扩展信号，所说的TPC和SIR由在所说的瑞克组合后的所说的信号加以判断。13.一个在权利要求11中所述的DS-CDMA蜂窝式移动无线电装置，其中对于一个多路径的相位检测，对于一个衰落补偿和对于一个瑞克组合连续地处理所说的去扩展信号，所说的TPC和SIR由在所说的瑞克组合后的所说的信号加以判断，根据正好在所说的时隙前和后的诸导频符号处理所说的诸时隙中的一个的所说的衰落补偿和所说的瑞克组合。14.一个在权利要求13中所述的DS-CDMA蜂窝式移动无线电装置，其中根据正好在所说的时隙前和后的诸导频符号处理所说的诸时隙中的一个的所说的衰落补偿和所说的瑞克组合，所说的时隙进一步包括一个在每个预先确定的周期，插入在所说的发送信号和一个发送功率控制(TPC)信号中的预先确定的导频符号，所说的发送信号被所说的诸导频符号分开到多个时隙中，所说的接收机根据正好在所说的时隙前的所说的诸导频符号中的一个，判断TPC和每个所说的时隙的一个信号功率与干扰功率之比(SIR)。15.一个在权利要求13中所述的DS-CDMA蜂窝式移动无线电装置，其中当所说的多路径在所说的变化后的一个预先确定的时间周期中在相位中发生变化时，仅根据正好在所说的时隙前的导频符号，处理所说的诸时隙中的一个的所说的衰落补偿和所说的瑞克组合，然后根据正好在所说的时隙前和后的诸导频符号处理所说的诸时隙中的一个的所说的衰落补偿和所说的瑞克组合。16.一个扩频通信系统的DS-CDMA蜂窝式移动无线电装置，为此一个接收机有多个分支，并包括和所说的诸分支相对应的多组取样和保持电路；诸匹配滤波器的一个导频信道(公共控制信道)组，它包括多个匹配滤波器，其中每一个都选择地连接到所说的诸组抽样和保持电路中的一个；诸匹配滤波器的一个业务信道组，它包括多个匹配滤波器，其中每一个都选择地连接到所说的诸组抽样和保持电路中的一个；一个诸匹配滤波器的公共信道组，它包括多个匹配滤波器，其中每一个都选择地连接到所说的诸组抽样和保持电路中的一个；多个第一种多路复用器，用于选择地输出诸匹配滤波器的所说的诸导频和公共组中的一个的诸输出；多个第二种多路复用器，用于选择地输出诸匹配滤波器的所说的诸业务和公共组中的一个的诸输出；多个第一种多路径抽样和保持电路，它们和所说的第一种多路复用器相对应；多个第二种多路径抽样和保持电路，它们和所说的第一种多路复用器相对应；一个第一种峰值检测电路，用于计算所说的诸导频和公共组的所说的诸匹配滤波器的所说的诸输出的功率，和用于根据所说的功率控制所说的第一种多路复用器和所说的诸第一种多路径抽样和保持电路；和一个第二种峰值检测电路，用于计算所说的诸业务和公共组的所说的诸匹配滤波器的所说的诸输出的功率，和用于根据所说的功率，控制所说的第二种多路复用器和所说的诸第二种多路径抽样和保持电路。17.一个在权利要求1中所述的DS-CDMA蜂窝式移动无线电装置，所说的接收机进一步包括一个第一种多路径多路复用器，用于选择地输出所说的诸第一种多路径抽样和保持电路的所说的诸输出中的一个；一个第二种多路径多路复用器，用于选择地输出所说的诸第二种多路径抽样和保持电路的所说的诸输出中的一个；一个第一种A/D变换器，用于将所说的诸第一种多路径多路复用器的一个输出变换成一个数字输出；一个第二种A/D变换器，用于将所说的诸第二种多路径多路复用器的一个输出变换成一个数字输出；一个第一种存储器，用于存储所说的第一种A/D变换器的所说的输出；一个第二种存储器，用于存储所说的第二种A/D变换器的所说的输出；一个第一种衰落补偿电路，用于存储在所说的第一种存储器中的所说的诸输出的衰落补偿；和一个第二种衰落补偿电路，用于存储在所说的第一种存储器中的所说的诸输出的衰落补偿。18.一个在权利要求16中所述的DS-CDMA蜂窝式移动无线电装置，所说的接收机进一步包括多个和所说的诸匹配滤波器对应的计算寄存器，用于存储所说的诸代码序列，每个所说的计算寄存器都由一个级数等于每个分支的诸抽样和保持电路的数目的移位寄存器组成，所说的移位寄存器的最后一级连接到它的第一级以便循环移位；和多个和所说的诸匹配滤波器对应的窗口电路，每个所说的窗口电路都有一个窗口通过所说的代码序列的部分代码序列，所说的代码序列是在所说的对应的计算寄存器中，所说的窗口和所说的诸抽样和保持电路的抽样同步地移位，所说的对应的匹配滤波器用所说的部分序列计算所说的相关性。19.一个在权利要求18中所述的DS-CDMA蜂窝式移动无线电装置，其中所说的计算寄存器有从一个第一级到一个第N级的一个整数指数为“2”的诸级，所说的接收机进一步包括一个输入寄存器，输入寄存器有和所说的计算寄存器的诸级对应的诸级，所说的输入寄存器通过一个开关电路连接到所说的计算寄存器，所说的开关电路包括从一个第一级到第k级的多个多路复用器，所说的第一个多路复用器有N/2的诸级，用于交替地将所说的输入寄存器的上面半数的诸级或下面半数的诸级连接到所说的计算寄存器的所说的上面半数的诸级，所说的第二个多路复用器有N/22的诸级，用于交替地将所说的输入寄存器的所说的下面半数的诸级的上面半数的诸级或下面半数的诸级连接到所说的计算寄存器的所说的下面半数的诸级的所说的上面半数的诸级，.......，所说的第i个多路复用器有N/2i个级，用于交替地将所说的输入寄存器的所说的第一到第(N/2i+1)个级或所说的第(N/2i+1+1)个到第(N/2i)个级连接到所说的计算寄存器的所说的第(N/2i+1+1)个到第(N/2i)个级，..........，所说的第k个多路复用器有N/2k个级，用于交替地将所说的输入寄存器的所说的第一个到第(N/2k+1)个级或所说的第(N/2k+1+1)个到第(N/2k)个级连接到所说的计算寄存器的所说的第(N/2k+1+1)个到第(N/2k)个级。20.一个在权利要求18中所述的DS-CDMA蜂窝式移动无线电装置，其中所说的诸抽样和保持电路的数目是N，提供数目为n的所说的诸计算寄存器，每个所说的匹配滤波器有和所说的诸计算寄存器对应的n组乘法器，提供和所说的诸乘法器的诸组对应的n个加法器，和不同的诸代码对应，每个所说的加法器根据所说的对应的诸代码的一个代码长度，将所说的对应的乘法器的预先确定数目的诸输出加起来。21.一个在权利要求18中所述的DS-CDMA蜂窝式移动无线电装置，其中所说的诸抽样和保持电路有诸电容，用于抽样和保持模拟电压数据，所说的诸加法器电路有用于加法运算的诸电容耦合，所说接收机进一步包括一个输入开关电路，用于接收所说的诸计算寄存器的所说的最后一级和诸中间级的数据，和用于选择地将所说数据中的一个输出到所说的计算寄存器的所说的第一级，以便控制所说的匹配滤波器诸抽头的数目；一个睡眠控制电路，用于停止对不需要的诸电路的功率供给；和一个更新控制电路，用于消除在所说的诸电容和所说的诸电容耦合中的电荷；一个所说的输入开关电路的控制优于一个所说的更新控制电路的控制，所说的更新控制电路的所说的控制优于一个所说的睡眠控制电路的控制。22.一个扩频通信系统的DS-CDMA蜂窝式移动无线电装置，一个接收机包括一个匹配滤波器，它包括(a)诸抽样和保持电路，用于连续地保持一个输入信号，(b)多个乘法器，用于将所说输入信号乘以PN代码序列和(c)一个加法器，用于对于连续的诸输入诸信号将所说的诸乘法器的诸输出加起来；多个多路复用器，每个都用于接收保持在所说的诸抽样和保持电路中的所有的信号，和用于选择地输出所说的诸信号中的一个；多个和所说的诸多路复用器对应的滑动相关器，用于接收对应的多路复用器的一个输出；和多个和所说的诸滑动相关器对应的瑞克解调器，其中所说的诸匹配滤波器实施一个探测，一个多路径检测和一个相位检测，并且如此地控制所说的诸多路复用器，使所说的诸滑动相关器根据由所说的匹配滤波器检测出的所说的多路径，和所说的诸信号同步。23.一个扩频通信系统的DS-CDMA蜂窝式移动无线电装置，一个接收机包括一个匹配滤波器，它包括(a)诸抽样和保持电路，用于连续地保持一个输入信号，(b)多个乘法器，用于将所说输入信号乘以PN代码序列和(c)一个加法器，用于对于连续的诸输入信号将所说的诸乘法器的诸输出加起来；多个和所说的输入信号对应的滑动相关器；一个PN代码发生器，用于保持一个PN代码序列和循环及移位所说的PN代码序列；一个多路复用器，用于选择地输出在所说的PN代码发生器中的所说的诸信号中的一个；多个和所说的诸滑动相关器对应的延迟电路，它们连接到和所说的诸滑动相关器对应的诸输出端；和一个和所说的诸滑动相关器对应的瑞克解调器，用于瑞克组合和解调，其中所说的匹配滤波器实施一个探测，一个多路径检测和一个相位检测，并且如此地控制所说的诸多路复用器，使所说的诸滑动相关器根据由所说的匹配滤波器检测出的所说的多路径，和所说的诸信号同步。24.一个扩频通信系统的DS-CDMA蜂窝式移动无线电装置，一个接收机包括一个帧同步电路，它包括(a)一个匹配滤波器，用于去扩展一个接收信号，(b)一个量化电路，用于量化所说的匹配滤波器的一个输出，(c)一个延迟检测电路，用于所说的量化电路的一个输出的延迟检测，和(d)一个识别检测电路，用于检测所说的延迟检测电路的一个输出和一个预先确定的图案。25.一个扩频通信系统的DS-CDMA蜂窝式移动无线电装置，一个接收机包括一个频率变换器，用于将一个高频的一个接收信号变换成一个中频信号，所以在一个接收信号中不包括一个干扰分量；一个干扰减少滤波器，它有多个复系数滤波器，用于接收所说的频率变换器的一个输出，所说的干扰减少滤波器有实数输入端和虚数输入端，所说的实数输入端连接到所说的频率变换器的所说的输出端，所说的虚数输入端连接到“0”；一个解调器，用于接收所说的干扰减少滤波器的一个输出；和一个数据判断电路，用于接收所说的解调器的一个输出。全文摘要用于扩频通信的接收机由多个匹配滤波器接收－业务信道和一个公共控制信道。多个匹配滤波器中的至少一个可选地可用于业务信道或公共控制信道,在初始捕获时,多个匹配滤波器用于接收公共控制信道。在切换时,多个匹配滤波器用来接收当前基地台和相邻小区基地台的业务信道。文档编号H04B7/26GK1202050SQ9810959公开日1998年12月16日申请日期1998年6月8日优先权日1997年6月9日发明者周长明,寿国梁,周旭平,铃木邦彦,山本诚申请人:株式会社鹰山