与第二主控设备进行交互通信的方法。图1为本发明实施例一提供的数据发送方法，如图1所示，所述方法包括如下步骤:
[0056]步骤110，第一主控设备的检测单元检测到所述第一主控设备运行故障，并生成故障码数据。
[0057]具体的，第一主控设备具体为传输设备中的控制装置，包括中央处理器(CentralProcessing Unit, CPU)和第一控制逻辑电路，它们之间通过本地总线(Local Bus，LBUS)进行数据传输。
[0058]在启动第一主控设备时，第一主控设备的CPU中的检测单元对初始化过程以及设备运行过程中是否发生故障进行持续检测。
[0059]如果第一主控设备在初始化时出现故障，第一主控设备的CPU中的检测单元检测到第一主控设备初始化故障，生成对应的第一故障码数据。根据第一故障码数据可以定位初始化过程中第一主控设备出现故障的具体原因。如果初始化过程中没有出现故障，则返回设定值，如返回零，第一主控设备进入运行过程。
[0060]如果第一主控设备在初始化后出现故障，CPU中的检测单元检测到第一主控设备运行故障，生成对应的第二故障码数据。根据第二故障码数据可以定位初始化后第一主控设备出现故障的具体原因。
[0061]步骤120，所述检测单元将所述故障码数据发送给所述第一主控设备的第一控制逻辑电路。
[0062]具体的，如果第一主控设备在初始化时出现故障，CPU中的检测单元通过LBUS向第一控制逻辑电路发送第一故障码数据；
[0063]如果第一主控设备在初始化后出现故障，CPU中的检测单元通过本地总线LBUS向第一控制逻辑电路发送第二故障码数据。
[0064]第一控制逻辑电路中的驱动模块将检测单元发送的故障码数据存储到第一逻辑寄存器。
[0065]例如，第一逻辑寄存器的地址为:0x7c，第一逻辑寄存器为8位寄存器。第一控制逻辑电路中的驱动模块根据第一逻辑寄存器的地址0x7c将故障码数据存储到第一逻辑寄存器。
[0066]其中，第一控制逻辑电路的功能通过现场可编程门阵列(Field ProgrammableGate Array，FPGA)实现。
[0067]步骤130，所述第一控制逻辑电路将所述故障码数据发送给第二主控设备的第二控制逻辑电路。
[0068]具体的，所述第一控制逻辑电路定时通过串行通道将所述故障码数据发送给所述第二控制逻辑电路。
[0069]例如，串行通道为数据通信通道(Data Conmunacat1n Channel，DCC) 二根线。
[0070]其中，第二控制逻辑电路的功能通过FPGA实现。
[0071]本发明实施例提供的数据发送方法，第一主控设备和第二主控设备通过串行通道传送故障信息，从而在硬件上实现了第一主控设备故障监控功能，不受软件故障的影响，性會K禾急
[0072]图2为本发明实施例二提供的数据发送方法，如图2所示，所述方法包括如下步骤:
[0073]步骤210，第二主控设备的第二控制逻辑电路接收第一主控设备的第一控制逻辑电路发送的故障码数据。
[0074]具体的，如果第一主控设备在初始化时出现故障，第一主控设备的CPU中的检测单元检测到第一主控设备初始化故障，生成对应的第一故障码数据。根据第一故障码数据可以定位初始化过程中第一主控设备出现故障的具体原因。如果初始化过程中没有出现故障，则返回设定值，如返回零，第一主控设备进入运行过程。
[0075]第一主控设备在初始化后出现故障，第二主控设备的第二控制逻辑电路通过串行通道接收所述第一控制逻辑电路发送的第二故障码数据。第二主控设备根据第二故障码数据可以定位第一主控设备初始化后出现故障的具体原因。
[0076]步骤220，所述第二控制逻辑电路将所述故障码数据存储到第二逻辑寄存器。
[0077]具体的，第二逻辑寄存器的地址为:0x78，第二逻辑寄存器为8位寄存器。第二控制逻辑电路接收到故障码数据之后，第二控制逻辑电路根据第二逻辑寄存器的地址0x78将故障码数据存储到第二逻辑寄存器。
[0078]步骤230，所述第二控制逻辑电路从所述第二逻辑寄存器读取所述故障码数据。
[0079]具体的，所述第二控制逻辑电路定时从所述第二逻辑寄存器读取所述故障码数据，并将所述故障码数据生成日志并保存。
[0080]其中，第二控制逻辑电路的功能通过FPGA实现。
[0081]本发明实施例提供的数据发送方法，第一主控设备和第二主控设备通过串行通道传送故障信息，从而在硬件上实现了第一主控设备故障监控功能，不受软件故障的影响，性會K禾急
[0082]图3为本发明实施例三提供的数据发送方法示意图，如图3所示，所述方法包括如下步骤:
[0083]步骤310，第一主控设备的检测单元检测到所述第一主控设备运行故障，并生成故障码数据。
[0084]具体的，如果第一主控设备在初始化时出现故障，第一主控设备的CPU中的检测单元检测到第一主控设备初始化故障，生成对应的第一故障码数据。根据第一故障码数据可以定位初始化过程中第一主控设备出现故障的具体原因。如果初始化过程中没有出现故障，则返回设定值，如返回零，第一主控设备进入运行过程。
[0085]第一主控设备在初始化后出现故障，CPU中的检测单元检测到第一主控设备运行故障，生成对应的第二故障码数据。根据第二故障码数据可以定位初始化后第一主控设备出现故障的具体原因。
[0086]步骤320，所述检测单元将所述故障码数据发送给所述第一主控设备的第一控制逻辑电路。
[0087]具体的，第一主控设备在初始化时出现故障，CPU中的检测单元通过本地总线LBUS向第一控制逻辑电路发送第一故障码数据；
[0088]第一主控设备在初始化后出现故障，CPU中的检测单元通过本地总线LBUS向第一控制逻辑电路发送第二故障码数据。
[0089]第一控制逻辑电路中的驱动模块将检测单元发送的故障码数据存储到第一逻辑寄存器。
[0090]例如，第一逻辑寄存器的地址为:0x7c，第一逻辑寄存器为8位寄存器。第一控制逻辑电路中的驱动模块根据第一逻辑寄存器的地址0x7c将故障码数据存储到第一逻辑寄存器。
[0091]其中，第一控制逻辑电路的功能通过现场可编程门阵列FPGA实现。
[0092]步骤330，所述第一控制逻辑电路将所述故障码数据发送给第二主控设备的第二控制逻辑电路。
[0093]具体的，所述第一控制逻辑电路定时通过串行通道将所述故障码数据发送给所述第二控制逻辑电路。
[0094]例如，串行通道为数据通信通道DCC 二根线。
[0095]其中，第二控制逻辑电路的功能通过现场可编程门阵列FPGA实现。
[0096]步骤340，第二主控设备的第二控制逻辑电路接收第一主控设备的第一控制逻辑电路发送的故障码数据。
[0097]具体的，第一主控设备在初始化时出现故障，第二控制逻辑电路通过串行通道接收所述第一控制逻辑电路发送的第一故障码数据；第二主控设备根据第一故障码数据可以定位初始化过程中第一主控设备的出现故障的具体原因。
[0098]第一主控设备在初始化后出现故障，第二主控设备的第二控制逻辑电路通过串行通道接收所述第一控制逻辑电路发送的第二故障码数据。第二主控设备根据第二故障码数据可以定位第一主控设备初始化后出现故障的具体原因。
[0099]步骤350，所述第二控制逻辑电路将所述故障码数据存储到第二逻辑寄存器。
[0100]具体的，第二逻辑寄存器的地址为:0x78，第二逻辑寄存器为8位寄存器。第二控制逻辑电路接收到故障码数据之后，第二控制逻辑电路根据第二逻辑寄存器的地址0x78将故障码数据存储到第二逻辑寄存器。
[0101 ] 步骤360，所述第二控制逻辑电路从所述第二逻辑寄存器读取所述故障码数据。
[0102]具体的，所述第二控制逻辑电路定时从所述第二逻辑寄存器读取所述故障码数据，并将所述故障码数据生成日志并保存。
[0103]其中，第二控制逻辑电路的功能通过FPGA实现。
[0104]本发明实施例的故障码数据的处理系统，第一主控设备和第二主控设备通过串行通道传送故障信息，从而在硬件上实现了第一主控设备故障监