控功能，不受软件故障的影响，性能稳定。
[0105]图4为本发明实施例四提供的应用本发明数据发送方法的系统示意图，如图4所示，所述系统包括:第一主控设备410、第二主控设备420。
[0106]第一主控设备410包括CPU411和第一控制逻辑电路412 ;第二主控设备420包括第二控制逻辑电路421和CPU422。
[0107]第一主控设备410在初始化时出现故障，CPU411中的检测单元检测故障并生成第一故障码数据，通过本地总线向第一控制逻辑电路412发送第一故障码数据。
[0108]第一控制逻辑电路412中的驱动模块将第一故障码数据存储到第一逻辑寄存器。第一控制逻辑电路412将第一故障码数据通过串行通道发送到第二主控设备420的第二控制逻辑电路421。第二控制逻辑电路421将所述第一故障码数据存储到第二逻辑寄存器，第二控制逻辑电路421定时从所述第二逻辑寄存器读取所述第一故障码数据，并将所述第一故障码数据生成日志并保存。根据第一故障码数据可以定位初始化过程中第一主控设备410出现故障的具体原因。
[0109]如果初始化过程中第一主控设备410没有出现故障，则返回设定值，例如零，第一主控设备410进入运行过程。
[0110]第一主控设备410在初始化后出现故障，CPU411中的检测单元检测故障并生成第二故障码数据，通过本地总线向第一控制逻辑电路412发送第二故障码数据。
[0111]第一控制逻辑电路412中的驱动模块将第二故障码数据存储到第一逻辑寄存器。第一控制逻辑电路412将第一故障码数据通过串行通道发送到第二主控设备420的第二控制逻辑电路421。第二控制逻辑电路421将所述第一故障码数据存储到第二逻辑寄存器，第二控制逻辑电路421定时从所述第二逻辑寄存器读取所述第二故障码数据，并将所述第二故障码数据生成日志并保存。根据第二故障码数据可以定位初始化过程中第一主控设备410出现故障的具体原因。
[0112]可选地，串行通道为数据通信通道二根线。
[0113]可选地，第一控制逻辑电路和第二控制逻辑电路的功能通过FPGA实现。
[0114]可选地，第一逻辑寄存器的地址为:0x7c，第一逻辑寄存器为8位寄存器。第二逻辑寄存器的地址为:0x78，第二逻辑寄存器为8位寄存器。
[0115]本发明实施例提供的数据发送系统，第一主控设备和第二主控设备通过串行通道传送故障信息，从而在硬件上实现了第一主控设备故障监控功能，不受软件故障的影响，性會K禾急
[0116]图5为本发明实施例四提供的第一主控设备的示意图，如图5所示，所述第一主控设备包括:检测单元501、生成单元502、发送单元503。
[0117]检测单元501，用于检测所述第一主控设备是否出现故障；
[0118]生成单元502，用于在所述检测单元检测到所述第一主控设备运行故障时，生成故障码数据；
[0119]发送单元503，用于将所述故障码数据发送给所述第一主控设备的第一控制逻辑电路，并将所述故障码数据发送给第二主控设备的第二控制逻辑电路；
[0120]可选地，生成单元502具体用于:
[0121]所述检测单元检测到所述第一主控设备在初始化时出现故障，生成所述故障码数据，所述故障码数据用以定位所述第一主控设备故障原因；或者，
[0122]所述检测单元检测到所述第一主控设备在初始化后出现故障，生成所述故障码数据，所述故障码数据用以定位所述第一主控设备故障原因。
[0123]可选地，发送单元503包括:
[0124]第一发送单元，用于通过本地总线将所述故障码数据发送给所述第一控制逻辑电路；
[0125]第二发送单元，用于定时通过串行通道将所述故障码数据发送给所述第二控制逻辑电路。
[0126]可选地，第一控制逻辑电路的功能和第二控制逻辑电路的功能通过FPGA实现。
[0127]本发明实施例中，第一主控设备和第二主控设备通过串行通道传送故障信息，从而在硬件上实现了第一主控设备故障监控功能，不受软件故障的影响，性能稳定。
[0128]图6为本发明实施例五提供的第二主控设备的示意图，如图6所示，所述第二主控设备包括:接收单元601、存储单元602和处理单元603。
[0129]接收单元601，用于接收第一主控设备的第一控制逻辑电路发送的故障码数据；
[0130]存储单元602，用于将所述故障码数据存储到第二逻辑寄存器；
[0131]处理单元603，用于从所述第二逻辑寄存器读取所述故障码数据，并进行数据码处理。
[0132]可选地，接收单元601具体用于:
[0133]接收第一控制逻辑电路发送的所述第一主控设备在初始化时出现故障时生成的第一故障码数据，所述第一故障码数据用以定位所述第一主控设备故障原因；或者，
[0134]接收第一控制逻辑电路发送的所述第一主控设备在初始化后出现故障时生成的第二故障码数据，所述第二故障码数据用以定位所述第一主控设备故障原因。
[0135]可选地，处理单元603具体用于:
[0136]定时从所述第二逻辑寄存器读取所述故障码数据，并根据所述故障码数据生成日志并保存，所述日志用于对所述第一主控设备进行故障原因分析。
[0137]可选地，串行通道为数据通信通道二根线。
[0138]可选地，第一控制逻辑电路的功能和第二控制逻辑电路的功能通过FPGA实现。
[0139]可选地，第一逻辑寄存器的地址为:0x7c，第一逻辑寄存器为8位寄存器。第二逻辑寄存器的地址为:0x78，第二逻辑寄存器为8位寄存器。
[0140]本发明实施例中，第一主控设备和第二主控设备通过串行通道传送故障信息，从而在硬件上实现了第一主控设备故障监控功能，不受软件故障的影响，性能稳定。
[0141]图7为本发明实施例提供第一主控设备的示意图。如图所示，所述第一主控设备包括:处理器71、发送器72和第一控制逻辑电路73。系统总线74用于连接处理器71、发送器72和第一控制逻辑电路73。
[0142]第一控制逻辑电路73通过FPGA实现。
[0143]所述设备还可以包括存储器75，存储器75可以是永久存储器，例如硬盘驱动器和闪存，存储器75中具有软件模块和设备驱动程序。软件模块能够执行本发明上述方法的各种功能模块；设备驱动程序可以是网络和接口驱动程序。
[0144]处理器71，用于检测到所述第一主控设备运行故障，并生成故障码数据；
[0145]发送器72，用于将所述故障码数据发送给第一控制逻辑电路；
[0146]第一控制逻辑电路73，用于将所述故障码数据发送给第二主控设备的第二控制逻辑电路。
[0147]可选地，处理器71检测到所述第一主控设备运行故障，并生成故障码数据具体包括:
[0148]所述第一主控设备在初始化时出现故障，处理器71检测到所述第一主控设备运行故障，并生成第一故障码数据，用以定位所述第一主控设备故障原因；或者，
[0149]所述第一主控设备在初始化后出现故障，处理器71检测到所述第一主控设备运行故障，并生成第二故障码数据，用以定位所述第一主控设备故障原因。
[0150]可选地，第一控制逻辑电路73将所述故障码数据发送给第二主控设备的第二控制逻辑电路具体为:
[0151]第一控制逻辑电路73定时通过串行通道将所述故障码数据发送给所述第二控制逻辑电路。
[0152]可选地，处理器71将所述故障码数据发送给所述第一主控设备的第一控制逻辑电路具体为:
[0153]处理器71通过本地总线将所述故障码数据发送给所述第一控制逻辑电路73。
[0154]本发明实施例提供的第一主控设备可以与第二主控设备通过串行通道传送故障信息，从而在硬件上实现了第一主控设备故障监控功能，不受软件故障的影响，性能稳定。
[0155]图8为本发明实施例提供第二主控设备的示意图。如图所示，所述第二主控设备包括:第二控制逻辑电路81和存储器82。系统总线83用于连接第二控制逻辑电路81和存储器82。
[0156]第二控制逻辑电路81通过FPGA实现。
[0157]存储器82可以是永久存储器，例如硬盘驱动器和闪存，存储器8