一种基于并口传输板卡的图像检测装置的制造方法

文档序号:8266670阅读:313来源:国知局
一种基于并口传输板卡的图像检测装置的制造方法
【技术领域】
[0001] 本发明及产品的图像检测技术领域,尤其涉及一种基于并口传输板卡的图像检测 装直。
【背景技术】
[0002] 应用于手机、车载、安防领域摄像头产品的图像检测装置,其并口传输板卡的设计 尤为重要,如何设计出一款可支持llane mipi、21ane MIPI、41ane MIPI、8LANE MIPI(双 4LANE mipi同步)MIPI解码并同步成8位/16位并口传输板卡成为本领域研发设计人员的 一大难题与难点。

【发明内容】

[0003] 为了克服现有技术的不足,本发明提供一种基于并口传输板卡的图像检测装置, 其米用基于 xilinx Spartan FPGA 开发设计的可支持 llane mipi、21ane MIPI、41ane MIPI、8LANE MIPI (双4LANE mipi同步)MIPI解码并同步成8位/16位的并口传输板卡。
[0004] 本发明解决其技术问题所采用的技术方案是:一种基于并口传输板卡的图像检测 装置,其包括图像采集平台、并口传输板卡;该并口传输板卡通过I2C、双相机并口、GPIO 口 与该图像采集平台相连接;该并口传输板卡包括采用FPGA芯片一的控制单元、采用两个 MC20901芯片的信号转换单元、相机驱动单元;该相机驱动单元通过该I2C下达指令并通过 该GPIO 口将该图像采集平台的相机的MIPI信号传入该两个MC20901芯片;该两个MC20901 芯片将该MIPI信号转换成该FPGA芯片一可接收的LVDS信号;该FPGA芯片一通过解码IP 核将该LVDS信号解码成拥有行同步信号的图像数据,再将该图像数据同步优化为并口传 输16位或8位的图像数据并输出至该双相机并口传给该图像采集平台。
[0005] 作为上述方案的进一步,FPGA芯片一采用FPGA XC6SLX45芯片,2个MC20901芯片 均采用MC20901TQLMP-48芯片;FPGA芯片一与2个MC20901芯片之间的电性连接关系如下 表,其中,2个MC20901芯片为MC20901芯片一与MC20901芯片二;
[0006]
【主权项】
1. 一种基于并口传输板卡的图像检测装置,其包括图像采集平台、并口传输板卡;其 特征在于: 该并口传输板卡通过I2C、双相机并口、GPIO口与该图像采集平台相连接;该并口传输 板卡包括采用FPGA芯片一的控制单元、采用两个MC20901芯片的信号转换单元、相机驱动 单元;该相机驱动单元通过该I2C下达指令并通过该GPIO口将该图像采集平台的相机的 MIPI信号传入该两个MC20901芯片;该两个MC20901芯片将该MIPI信号转换成该FPGA芯 片一可接收的LVDS信号;该FPGA芯片一通过解码IP核将该LVDS信号解码成拥有行同步 信号的图像数据,再将该图像数据同步优化为并口传输16位或8位的图像数据并输出至该 双相机并口传给该图像采集平台。
2. 根据权利要求1所述的基于并口传输板卡的图像检测装置,其特征在于:FPGA芯片 一采用FPGAXC6SLX45 芯片,2 个MC20901 芯片均采用MC20901TQLMP-48 芯片;FPGA芯片一 与2个MC20901芯片之间的电性连接关系如下表,其中,2个MC20901芯片为MC20901芯片 一与MC20901 芯片二;

o
3.根据权利要求2所述的基于并口传输板卡的图像检测装置,其特征在于:在MC20901 芯片一中,引脚45连接电源Vcc-,还经由电容C85接地、经由电容C86接地;引脚15连接 电源Vcc-,还经由电容C87接地、经由电容C88接地;引脚32电源Vcc二,还经由电容C67 接地、经由电容C68接地。
4.根据权利要求2所述的基于并口传输板卡的图像检测装置,其特征在于:在MC20901 芯片二中,引脚45连接电源Vcc-,还经由电容C62接地、经由电容C63接地;引脚15连接 电源Vcc-,还经由电容C64接地、经由电容C65接地;引脚32电源Vcc二,还经由电容C60 接地、经由电容C61接地。
5.根据权利要求1所述的基于并口传输板卡的图像检测装置,其特征在于:该GPIO口 为双40引脚插排。
【专利摘要】本发明公开一种基于并口传输板卡的图像检测装置,其包括图像采集平台、并口传输板卡。并口传输板卡通过I2C、双相机并口、GPIO口与图像采集平台相连接。并口传输板卡包括采用FPGA芯片一的控制单元、采用两个MC20901芯片的信号转换单元、相机驱动单元。相机驱动单元通过I2C下达指令并通过GPIO口将图像采集平台的相机的MIPI信号传入该两个MC20901芯片。MC20901芯片将MIPI信号转换成FPGA芯片一可接收的LVDS信号。FPGA芯片一通过解码IP核将LVDS信号解码成拥有行同步信号的图像数据,再将图像数据同步优化为并口传输16位或8位的图像数据并输出至双相机并口传给图像采集平台。
【IPC分类】H04N17-00
【公开号】CN104581151
【申请号】CN201510059439
【发明人】钟岳良, 夏远洋
【申请人】昆山软龙格自动化技术有限公司
【公开日】2015年4月29日
【申请日】2015年2月5日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1