数字预失真的制作方法
【专利说明】数字预失真
【背景技术】
[0001] 本申请是于2011年8月22日提交的、标题为"Digital Pre-Distortion"的美国 专利申请序列号13/214852(以下简称"852申请"）的部分延续，该申请的内容在此并入其 全文。"852申请"请求于2011年2月16日提交的临时美国专利申请序列号61/443605的 优先权，其内容在此引入其全文。
【背景技术】
[0002]
[0003] 数字-模拟转换器（DAC)的失真可导致形成DAC的部件的寄生效应。由于DAC的 寄生效应，谐波信号和图像信号可被产生，因此从DAC下游发送的信号的失真。由DAC引入 的失真可以被分类为线性或非线性的。在接收器的均衡器可以衰减线性失真的影响。然而， 非线性失真（诸如，谐波信号和图像信号）更难以解决。图像信号可以是超出DAC采样频 率的那些信号，或者可以是从DAC缺陷导致的信号，例如，DAC内的寄生，其导致按比例缩小 并在随机频率的输入信号的寄生频率分量。
[0004] 在数字媒体有线通信实施方式中，互用标准（诸如，D0CSIS/DRFI标准）存在，以对 发送到接收器的数据形式提供指导。DOCSIS标准对于较少信道更为严格，并且随着信道数 量增加，标准变得较不严格。具体而言，随着信道数上升，对无杂散-动态范围（SFDR)和邻 道泄漏比（ACLR)的要求变得不太严格。因此，输入到DAC的数字信号可需要进一步处理， 以实质上消除引起信号失真的谐波和图像信号。
[0005] 现场可编程门阵列（FPGA)设备和/或特定应用集成电路（ASIC)用于在由DAC转 换下行传输之前向数字信号施加数字处理技术。图1示出常规的FPGA或ASIC配置，用于 向射频（RF)DAC提供数字数据。
[0006] 数字信号被处理为包括具有实部和虚表示的组件的复合域信号。复数域数据信号 由混频器105和数字调制信号组合，该数字调制信号频移数据为一般6或8MHz数据的数据 块。6或8MHz的数据由组合器120组合成若干信道，并保持复合域数据。合并后的数据在 混频器107与来自上转换数字调制器130的另一数字调制信号进行混合。来自上转换数字 调制器130的数字调制信号是其中发送数字数据的载频。
[0007] 混频器107的输出仍然是复合域信号。从混频器107输出的复合域信号由实域设 备140变换成仅包括实域数据信号的数据信号。实域设备140输出实域数据信号到信道组 合器150。信道组合器150组合实信号到发送到DAC的上变频信道的块。所描述的系统100 仅仅向DAC提供数据并不积极尝试衰减或消除由DAC引入的谐波或图像信号。
[0008] 本发明人已经认识到在输入信号到DAC之前向在信道上传送的信号引入预失真 以"消除"（或衰减）非线性信道失真影响的优势。本发明的系统和方法可用于上述上下 文中，以及需要解决在传输信号中非线性谐波失真和/或图像信号失真的其他应用中。例 如，本发明的系统和方法可用于无线基础设施（WIFR)基站，其中需要满足严格的废气排放 规格。
[0009] 附图简述
[0010] 图1示出常规的FPGA或ASIC配置，用于向射频（RF)DAC提供数字数据。
[0011] 图2示出了根据本发明实施例，信号数据的传输的示例性系统的框图。
[0012] 图3示出了根据本发明实施例，FPGA或ASIC的示例性信号链的框图。
[0013] 图4示出根据本发明实施例，预失真电路的示例性简化框图。
[0014] 图5示出根据本发明实施例，用于产生主信号和的图像信号的示例性实施方式。
[0015] 图6示出根据本发明实施例，校正电路的示例性实施方式，用于调制图象信号到 适当的频率位置以取消。
[0016] 图7示出根据本发明实施例，产生互调失真（MD)取消项的校正电路的示例性实 施方式。
[0017] 图8示出根据本发明实施例，校正电路的示例性实施方式，用于产生时钟杂散校 正项。
[0018] 图9示出根据本发明实施例的一种方法，以消除第二和第三级谐波失真MD，时钟 杂散和在频率 fdac/4-fout，fdac/2-fout 和 3fdac/4_fout 的图像。
[0019] 图10A-10C提供根据本发明的实施例的预失真电路的示例性实施方式。
[0020] 图11示出根据本发明实施例的一种方法，以消除第二和第三级谐波失真MD，时 钟杂散和在频率 fdac/4-fout，fdac/2-fout 和 3fdac/4_fout 的图像。
[0021] 图12示出根据本发明实施例的一种方法，以消除第二和第三级谐波失真MD，时 钟杂散和在频率 fdac/4-fout，fdac/2-fout 和 3fdac/4_fout 的图像。
[0022] 发明详述
[0023] 公开的实施例提供一种预失真系统，该系统可在通信信道引入预失真信号。该系 统可以包括信号发生器、控制器和校正模块。该信号发生器可在输入信号的预定频率生成 谐波信号和图像信号。该控制器可以响应于指示输入信号类型的控制信号而选择校正系 数。校正模块可以响应于控制信号而向所生成的谐波以及图像信号施加校正系数，以生成 预失真号。
[0024] 可替换实施例提供用于消除失真的系统。该示例性系统可包括信号处理电路、预 失真电路和数字-模拟转换器（DAC)。信号处理电路可以接收输入信号，并产生输入信号的 信号失真，用于传输。预失真电路可以响应于由信号处理电路的控制码输出而施加失真校 正信号。数字一模拟转换器可将合并的预失真信号以及所产生的数字信号转换成减少失真 的模拟输出信号。
[0025] 还公开了提供预失真设备的实施例。预失真设备可以包括转换器、查找表、调制 器、组合器和发射机。该转换器可以从输入信号产生复合数据域中的数字数据，其包括真实 数据分量和虚数据分量。该查找表可以包括用于校正谐波失真和图像失真的校正系数。调 制器可以向真正域和复合域数字数据适用从查找表检索到的校正系数，并生成预失真数字 数据以衰减DAC的特征失真。组合器可以组合预失真谐波校正信号和预失真图像校正信号 与在真实数据域和复合数据域中提供的数字数据。发射机可以向DAC发送组合信号。
[0026] 另一个实施例提供用于生成预失真信号以预失真信号的方法。所述示例性方法可 以包括接收数字输入信号。基于由DAC引入的估计谐波失真，可以在输入信号的谐波频率 从输入信号产生一个或多个初级信号。基于由DAC引入的估计图像失真，可以产生输入信 号的一个或多个图像校正信号。主信号和图像校正信号可进行组合，以及组合信号可以被 输出到DAC。
[0027] 图2示出了根据本发明实施例，用于发送信号数据的示例性系统框图200。示例 性系统200还可以包括各种电路，以电压或电流的形式输出信号。示例性系统200可包括： FPGA/ASIC 220、RF DAC230、平衡转换器（BALUN)240、滤波器250、可变增益放大器260、功 率放大器270和平衡转换器280。
[0028] FPGA/ASIC 220可以生成数字信号，用于传输音频和/或视频媒体或数据内容。 卩卩64/^5扣220可包括数字预失真电路（"0^)"）222，其可以从？?64/^5扣220生成可并 入RF DAC的预失真信号。RF DAC 230可以转换来自FPGA/ASIC 220的数字数据至电缆通 信兼容的RF频率信号。电缆通信兼容的RF频率信号可具有大约50兆赫-1GHz的频率。 RFDAC 230可具有用于时钟产生电路225的输入，其可以提供时钟信号给RF DAC 230。RF DAC 230可以具有提供信号到平衡转换器240的输出。平衡转换器在本领域是已知的，并是 用于平衡信号的电气变压器的类型。
[0029] 在替代实施例中，RF DAC 230可具有DPD 222,其经并入以在数字-模拟转换电路 之前接收输入信号。平衡转换器240可具有至滤波器250的输出。滤波器250可以具有输 出到可变增益放大器260,其可以具有输出到功率放大器270。功率放大器270可以具有输 出到平衡转换器280，其可以连接到电缆的通信信道，诸如同轴电缆或者光纤电缆。
[0030] 在操作中，FPGA/ASIC 220可以数字地处理信号，用于传输在信号中包含的数据。 具体地说，FPGA/ASIC 220可产生由DPD 222处理的复数信号域信号中的信号。DH) 222可 产生预失真信号，其被结合到FPGA/ASIC220的输出。预失真处理可以添加伪影到RF DAC 230的输入信号，使得由RF DAC 230产生的输出信号基本上不含伪影，因为加入的伪影取 消或衰减由RF DAC 230产生的信号失真。RF DAC 230可将从FPGA/ASIC 220在数字数据 信道205上接收的数字信号转换为模拟信号。时钟产生模块225可以提供时钟信号给RF DAC 230。RF DAC 230可输出模拟信号用于传输，例如，通过电缆通信信道。由RF DAC 230 输出的输出在电缆通信信道的模拟信号可具有大约50兆赫-1GHz的频率。该模拟信号可 以通过设备的组合进行滤波、放大和功率调整，诸如平衡转换器240、滤波器250、可变增益 放大器