260、功率放大器270和平衡转换器280。
[0031] 在FPGA中，例如根据本发明实施例，复合域信号可以被提供给预失真电路，其可 基于数据信号要发送到的DAC的表征产生失真信号。参考图3详细描述具有预失真电路的 示例性FPGA。
[0032] 图3示出了根据本发明实施例，FPGA或ASIC中的示例性信号链的框图。具有预 失真的FPGA/ASIC 300的结构可以包括输入、第一混频器305、数字调制器310、组合器330、 第二混频器307、上转换数字调制器335、组合器340以及预失真器350。
[0033] FPGA/ASIC 300可接收数字数据，或数字数据的生成表示，其被处理作为复合域输 入信号。复合域输入信号可被施加到第一混频器305。第一混频器305还可以接收从数字 调制器310输入的载波信号，例如，6或8兆赫信号。第一混频器输入305可输出调制复数 域输入信号的6或者8MHz的载波信号。复合域调制信号可从混频器305输出，并且可以被 提供给组合器330。组合器330可组合复合域调制信号与多个信道，其可以被提供给第二混 频器307的输入端。上变频数字调制器335可提供载波信号到第二混频器307的输入端。 载波信号可具有适于传输组合信道gk(n)的频率。在电缆通信应用中，例如，载波频率可是 50MHz-lGHz。
[0034] 第二混频器307可分别向组合器340输出主信号和图像信号信道hK(n)的调制 块，其中k是信道块，n表示要发送的信号的时间索引。在组合器340,信道的调制块可进一 步通过求和多个信道块或单个信道而组合成为在上变频调制载波频率的信道。初级和图像 信道的上变频调制块，x(n)和xi(n)，可以从组合器340输出到预失真电路350。预失真电 路350可向上变频调制彳目道块施加失真系数，以广生失真 /[目号y (n)。失真/[目号可以复制在 数模转换器中产生的已知失真，例如诸如RF DAC 230。
[0035] 图3中的数学公式可表示为：
【主权项】
1. 一种预失真系统，w产生预失真信号，包括： 包括第一组混频器的二级谐波校正部，基于数据信号的实部和虚部产生二次谐波校正 信号并对于第二谐波校正信号产生而产生至少一个中间信号； 包括第二组混频器的H级谐波校正部分，W基于所述数据信号的实部和虚部W及至少 一个中间信号而生成第H谐波校正信号； 图像校正部，W生成图像校正信号；和 输出预失真信号，其中，所述预失真信号是第二谐波校正信号、第H谐波校正信号和图 像校正信号的组合。
2. 如权利要求1所述的预失真系统，其中，所述预失真系统包括小于十二个混频器。
3. 如权利要求2所述的预失真系统，其中，所述预失真系统包括九个混频器。
4. 如权利要求1所述的预失真系统，其中，所述第一组混频器包括五个混频器，W及所 述第二组混频器包括四个混频器。
5. 如权利要求1所述的预失真系统，其中，所述第一组混频器包括四个混频器，W及所 述第二组混频器包括五个混频器。
6. 如权利要求1所述的预失真系统，其中，所述至少一个中间信号包括实部信号的平 方。
7. 如权利要求1所述的预失真系统，其中，所述至少一个中间信号包括实部和虚部的 信号之间的差的平方。
8. 如权利要求1所述的预失真系统，其中，第二和第H谐波校正信号还基于响应数据 信号类型而选择的校正系数。
9. 如权利要求1所述的预失真系统，其中，所述预失真系统提供在具有数字-模拟转换 器值AC)的共同集成电路上。
10. 如权利要求1所述的预失真系统，其中，所述输出禪合到DAC，W及所述预失真系统 提供在与DAC分开的集成电路上。
11. 一种预失真系统，包括： 包括多个混频器的谐波校正模块，W基于输入数据信号的实部和虚部W及响应于输入 数据信号类型选择的校正系数，产生谐波校正信号； 图像校正模块，W生成图像校正信号； 组合器模块，组合所述谐波校正信号和所述图像校正信号，W产生预失真信号。
12. 如权利要求11所述的预失真系统，其中，所述谐波校正模块包括： 第二谐波校正部分，包括 第一混频器W平方实部，xE(n); 第二混频器W平方虚部，XI(n); 第一加法器，W产生所述第一和第二混频器的输出之间的差， 第H混频器，乘WxE(n)和Xi(n); 第一逐位偏移器，偏移所述第H混频器的输出， 第四混频器，乘W所述第一加法器的输出和第一校正系数， 第五混频器，乘W所述第一逐位转换器的输出和第二校正系数，并 第二加法器，结合第四和第五混频器的输出W产生第二谐波校正信号；和 第H谐波校正部分，包括 具有相关偏移加法器的第二按位偏移器，W偏移平方虚部xi(N)2， 第H加法器，W产生平方实部，xE(n)2和第二按位偏移器的输出之间的差， 第六混频器，乘WxE(n)和所述第H加法器的输出， 具有相关联的偏移加法器的第H按位偏移器，W偏移xE(n)2， 第四加法器，W产生所述第H位运算器的输出和Xi(n)2之间的差， 第走混频器，乘WXi(n)和第四加法器的输出， 第八混频器，乘W第六混频器的输出和第H校正系数， 第九混频器，乘W第走混频器的输出和第四校正系数，并 第五加法器，组合所述第八和第九混频器的输出，W产生第H谐波校正信号。
13. 如权利要求11所述的预失真系统，其中，所述谐波校正模块包括 第二谐波校正部分，包括 第一加法器，W产生实部xE(n)和虚部XI (n)之间的差， 第二加法器，W产生实部xE(n)和虚部XI (n)的总和， 第一混频器，乘W所述第一和第二加法器的输出，W产生[xE(n)]2-[xi(n)]2， 第二混频器，乘WxE(n)和xi(n)， 第一逐位偏移器，移位所述第二混频器的输出， 第H混频器，乘W所述第一混频器的输出和第一校正系数； 第四混频器，乘W所述第一逐位转换器的输出和第二校正系数，并 第H加法器，组合所述第H和第四混频器的输出，W产生第二谐波校正信号；和 第H谐波校正部分，它包括 第五混频器，平方xE(n)，W生成xE(n) 2， 第二逐位偏移器，偏移所述第五混频器的输出， 具有相关偏移加法器的第二按位偏移器，W偏移[xE(n)]2-[xi(n)]2， 第四加法器，W产生所述第二逐位转换器和所述第H位运算器的输出之间的差； 第六混频器，乘WxE(n)和所述第四加法器的输出， 第四按位偏移器，W偏移xE(n)2， 第五加法器，组合[xE (n) ]2- [xi (n) ]2和第四位运算器的输出， 第走混频器，乘Wxi(n)和第五加法器的输出， 第八混频器，乘W第六混频器的输出和第H校正系数， 第九混频器，乘W第走混频器的输出和第四校正系数，并 第六加法器，组合所述第八和第九混频器的输出，W产生第H谐波校正信号。
14. 如权利要求11所述的预失真系统，其中，所述预失真系统包括小于十二个混频器。
15. 如权利要求12所述的预失真系统，其中，所述预失真系统包括九个混频器。
16. 如权利要求11所述的预失真系统，其中，所述谐波校正模块包括： 二级校正模块，W产生第二谐波校正信号和中间信号； H级校正模块，W至少部分基于所述中间信号而产生第H谐波校正信号。
17. 如权利要求11所述的预失真系统，进一步包括发射机，向数字-模拟转换器值AC) 发送预失真信号。
18. 如权利要求11所述的预失真系统，其中，所述预失真系统提供在具有数字-模拟转 换器值AC)的共同集成电路上。
19. 如权利要求11所述的预失真系统，其中，所述预失真系统提供在与DAC分开的集成 电路上。
20. -种生成预失真信号的方法： 接收数据信号，所述数据信号包括实部和虚部； 基于所述实部和虚部和第一组校正系数而产生第二谐波校正信号其中，在产生第二谐 波校正信号中，生成至少一个中间信号； 基于所述实部和虚部、第二组校正系数W及所述至少一个中间信号，产生第H谐波校 正信号； 产生图像校正信号；和 组合所述第二谐波校正信号、所述第H谐波校正信号和所述图像校正信号组合，W生 成预失真信号。
21. 如权利要求20所述的方法，其中，使用少于十二个混频器产生的所述第二和第H 谐波校正信号。
22. 如权利要求21所述的方法，其中，使用九个混频器产生第二和第H谐波校正信号。
【专利摘要】通过确定将被输出的信号的谐波信号而在通信信道中引入预失真信号的预失真电路。可确定将被输出的信号的一个或多个图像校正信号。一个或多个图像校正信号可以是将被输出的信号的复共轭信号变化。谐波信号、一个或多个图像的校正信号以及将被输出的信号可以组合成组合的输出信号。组合的输出信号可被发送到数字-模拟转换器。该预失真电路可以在FPGA、ASIC、数字-模拟转换器和/或单独的IC封装中实现。
【IPC分类】H04L27-00
【公开号】CN104685846
【申请号】CN201380034243
【发明人】G·安纳莎维米, S·A·索玛纳莎
【申请人】美国亚德诺半导体公司
【公开日】2015年6月3日
【申请日】2013年6月25日
【公告号】DE112013003262T5, WO2014004525A1