相器13的电源电压Vdd低一个由MOS管连接组成的二极管的压降。通过在第一反相器Il和第四反相器14的电源电压引入一个二极管进行降压，使每次泵入到输出端的负电压减少，从而使负电压的传递与积累更加平稳，可有效减小输出端负电压的波纹，但是缺点是输出预定的负电压所需的建立时间有所延长。
[0027]本发明的第三实施例是在第二实施例的基础上通过引入四个二极管替换相应的PMOS晶体管，可进一步阻断在时钟信号翻转切换时刻由PMOS晶体管引入的信号通路，达到进一步减小电荷泵电路在时钟翻转过程中以及电路稳态的漏电流，但是引入的四个二极管在有效阻断到地的电流通路的同时，也抬高了时钟翻转过程中转移电容上的电压值，从而增加了负电压电荷泵的负压建立时间，同时也减小了电荷泵输出端的负压值。
[0028]以上是对本发明的较佳实施进行的具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请专利要求所限定的范围内。
【主权项】
1.一种应用于SOI射频开关的控制电路，其特征在于:包括带隙基准电路，低压差线性稳压器、环形振荡器、反相器I1、反相器12、非交叠时钟产生电路、电荷泵及电平转换电路，其中带隙基准电路与低压差线性稳压器相连，低压差线性稳压器的输出端与电荷泵相连，所述环形振荡器的输出端经反相器Il与反相器12的输入端相连，反相器Il和反相器12的输出端与非交叠时钟产生电路的输入端相连，非交叠时钟产生电路的四个输出端与电荷泵的输入端相连，电荷泵的输出端OUTCP经过电平转换电路为SOI射频开关提供控制。
2.根据权利要求1所述的电荷泵，其特征在于:所述的电荷泵电路为一个能产生负电压的双电荷泵电路。
3.根据权利要求2所述的能产生负电压的双电荷泵电路，其特征在于: 所述内部电路包括第一时钟信号(CLK1)、第二时钟信号(CLK2)、第三时钟信号(CLK3)、第四时钟信号(CLK4)、第一 P型场效应晶体管(Ml )、第二 N型场效应晶体管(M2)、第三P型场效应晶体管(M3 )、第四N型场效应晶体管(M4)、第五P型场效应晶体管(M5 )、第六N型场效应晶体管(M6 )、第七P型场效应晶体管(M7 )、第八N型场效应晶体管(M8 )、第一反相器(II)、第二反相器(12)、第三反相器(13)、第四反相器(14)、第一飞电容(Cflyl)、第二飞电容(Cfly2)、第一电容(Cl)、第二电容(C2)、第三电容(C3)、第四电容(C4)和第一电阻(R1)。
4.所述第一P型场效应晶体管(Ml)、第三P型场效应晶体管(M3)、第五P型场效应晶体管(M5)和第七P型场效应晶体管(M7)的源极分别与大地相连； 所述第二 N型场效应晶体管(M2)和第八N型场效应晶体管(M8)的源极分别经第一电阻(Rl)与电荷泵输出端OUTCP相连；电荷泵输出端OUTCP经第三电容(C3)与大地相连； 所述第四N型场效应晶体管(M4)和第六N型场效应晶体管(M6)的源极分别经第四电容(C4)与大地相连； 所述第一反相器(Il)的输入端与第一时钟信号(CLKl)相连，第一反相器(Il)的输出端经第一飞电容(Cflyl)分别与第一 P型场效应晶体管(Ml)的漏极和第二 N型场效应晶体管(M2)的漏极相连； 所述第二反相器(12)的输入端与第三时钟信号(CLK3)相连，第二反相器(12)的输出端经第一电容(Cl)分别与第一 P型场效应晶体管(Ml)、第二 N型场效应晶体管(M2)、第三P型场效应晶体管(M3)和第四N型场效应晶体管(M4)的栅极相连，同时第五P型场效应晶体管(M5)和第六N型场效应晶体管(M6)的漏极分别于第一 P型场效应晶体管(Ml )、第二 N型场效应晶体管(M2)的栅极相连； 所述第三反相器(13)的输入端与第二时钟信号(CLK2)相连，第三反相器(13)的输出端经第二电容(C2)分别与第五P型场效应晶体管(M5)、第六N型场效应晶体管(M6)、第七P型场效应晶体管(M7)和第八N型场效应晶体管(M8)的栅极相连，同时第三P型场效应晶体管(M3)和第四N型场效应晶体管(M4)的漏极分别于第五P型场效应晶体管(M5)、第六N型场效应晶体管(M6)的栅极相连； 所述第四反相器(14)的输入端与第四时钟信号(CLK4)相连，第四反相器(14)的输出端经第二飞电容(Cfly2)分别与第七P型场效应晶体管(M7)的漏极和第八N型场效应晶体管(M8)的漏极相连； 所述第一反相器(II)和第四反相器(14)的电源端与Vddl相连，所述第二反相器(12)和第三反相器(13)的电源端与Vdd相连。
5.根据权利要求2所述的能产生负电压的双电荷泵电路，其特征在于: 所述的电荷泵电路包括四个NMOS开关管、四个二极管、四个时钟信号、四个反相器、六个电容和一个电阻。
6.所述的第一二极管(D1)、第二二极管(D2)、第三二极管(D3)和第四二极管(D4)的阴极分别与大地相连； 所述第一 N型场效应晶体管(Ml)和第四N型场效应晶体管(M4)的源极分别经第一电阻Rl与电荷泵输出端OUTCP相连；电荷泵输出端OUTCP经第三电容C3与大地相连； 所述第二 N型场效应晶体管(M2)和第三N型场效应晶体管(M3)的源极分别经第四电容(C4)与大地相连； 所述第一反相器(Il)的输入端与第一时钟信号(CLKl)相连，第一反相器(Il)的输出端经第一飞电容(Cflyl)分别与第一二极管(Dl)的阳极和第一 N型场效应晶体管(Ml)的漏极相连； 所述第二反相器(12)的输入端与第三时钟信号(CLK3)相连，第二反相器(12)的输出端经第一电容(Cl)分别与第一 N型场效应晶体管(Ml)和第二 N型场效应晶体管(M2)的栅极相连，同时第三N型场效应晶体管(M3)的漏极和第三二极管(D3)的阳极分别于第一 N型场效应晶体管(M1)、第二 N型场效应晶体管(M2)的栅极相连； 所述第三反相器(13)的输入端与第二时钟信号(CLK2)相连，第三反相器(13)的输出端经第二电容(C2)分别与第三N型场效应晶体管(M3)和第四N型场效应晶体管(M4)的栅极相连，同时第二 N型场效应晶体管(M2)的漏极和第二二极管(D2)的阳极分别于第三N型场效应晶体管(M3)、第四N型场效应晶体管(M4)的栅极相连； 所述第四反相器(14)的输入端与第四时钟信号(CLK4)相连，第四反相器(14)的输出端经第二飞电容(Cfly2)分别与第四二极管(D2)的阳极和第四N型场效应晶体管(M4)的漏极相连； 所述第一反相器(II)和第四反相器(14)的电源端与Vddl相连，所述第二反相器(12)和第三反相器(13)的电源端与Vdd相连。
7.根据权利要求3和权利要求4所述的第一时钟信号(CLK1)、第二时钟信号(CLK2)、第三时钟信号(CLK3)和第四时钟信号(CLK4)交替在高电势状态和低电势状态之间切换。
8.根据权利要求3和权利要求4所述的第一时钟信号(CLKl)和第二时钟信号(CLK2)在低电势时，第三时钟信号(CLK3 )和第四时钟信号(CLK4)对应为高电势。
9.根据权利要求3和权利要求4所述的第一反相器(Il)和第四反相器(14)的电源电压Vddl比第二反相器(12)和第三反相器(13)的电源电压Vdd低。
10.根据权利要求7所述的第一反相器(Il)和第四反相器(14)的电源电压Vddl在第二反相器(12)和第三反相器(13)的电源电压Vdd的基础上引入一个MOS 二极管进行降压。
【专利摘要】本发明公开了一种应用于SOI CMOS射频开关的控制电路，包括带隙基准电路，低压差线性稳压器，环形振荡器，电压反相器，非交叠时钟电路、电荷泵及电平转换电路，其中该控制电路的核心单元为一个产生负电压的电荷泵电路。在本发明中，带隙基准电路与低压差线性稳压器相连，低压差线性稳压器的输出端与电荷泵相连，所述环形振荡器的输出端经反相器I1与反相器I2的输入端相连，反相器I1和反相器I2的输出端与非交叠时钟产生电路的输入端相连，非交叠时钟产生电路的四个输出端与电荷泵的输入端相连，电荷泵的输出端OUTCP经过电平转换电路为SOI CMOS射频开关提供控制。本发明的能产生负电压的电荷泵能快速启动且具有低稳态电流，可以保证在大射频信号条件下射频开关管能处于很好的关闭状态，从而改善射频开关的线性和隔离度。
【IPC分类】H04B1-40
【公开号】CN104796171
【申请号】CN201510131104
【发明人】刘斌, 陶亮, 章国豪
【申请人】广州钧衡微电子科技有限公司
【公开日】2015年7月22日
【申请日】2015年3月25日